数字电路——分析与设计 ：第3章 逻辑门电路_2

1、3.5 其他类型的TTL“与非”门电路3.5.1 集电极开路“与非”门（OC门）原来的T4、R4、D3取消，T5的集电极成为开路，所以叫集电极开路“与非”门，简称OC门。1.电路结构UCC和UCC不一定相同。7/17/20221北京理工大学 信息科学学院OC门的工作过程：A、B、C中有一个为低电平(0.3v)时，UB1=0.7 + 0.3=1v，T1饱和，T2、T5 截止。UCC通过负载电阻RL输出高电平(电平值一般接近UCC)。 真正的输出电平值是后续电路的输入阻抗Ri与负载电阻RL的分压值。 从提高输出高电平的角度看，负载电阻RL的阻值越小越好。 Ri7/17/20222北京理工大学 信息

2、科学学院A、B、C全为高电平(3.4v) 时，UB1=0.7 3 =2.1v, T1反向导通，T2、T5导通。 输出Y为低电平0.3v (uCE5 = 0.3v)。 从有利于输出低电平的角度看，负载电阻RL的阻值越大越好。 整个门电路完成的是“与非”逻辑。即： Y7/17/20223北京理工大学 信息科学学院2.OC门的应用OC门的特点：必须外接负载电阻RL后才能工作（几个OC门可共用一个RL）。几个OC门的输出端可直接相连，从而实现“线与”逻辑。上面电路实现的是“与或非”逻辑，是一个“与或非”门。IY1IY27/17/20224北京理工大学 信息科学学院 一般OC门的输出管T5设计得尺寸较大

3、，可以承受较大的电流和电压，其输出端即可直接驱动继电器、指示灯、发光二极管等负载。 7/17/20225北京理工大学 信息科学学院3.负载电阻RL的选择注意：n是OC门的个数，m是所有“与非”门输入端的个数。（1）输出高电平7/17/20226北京理工大学 信息科学学院（2）输出低电平注意：m是“与非”门的个数。综合(1)、(2)式有：7/17/20227北京理工大学 信息科学学院3.5.2 三态输出“与非”门（TS门）三态输出“与非”门（Three-State Output Gate），简称TS门或三态门。三态门电路与前述的“与非”门电路的不同之处在于其输出端除呈现高电平和低电平外，还可以出

4、现第三种状态“高阻”状态，高阻状态简称Z状态。 1.电路结构与工作原理7/17/20228北京理工大学 信息科学学院EN为低电平(“0”)时，EN端对T1不起作用，D截止。门电路按正常的“与非”门工作。 EN为高电平(“1”)时，T1饱和导通，T2、T5截止，D导通且将T4的基极钳位在1v左右，故T4截止。门电路输出端处于“高阻” 状态。 7/17/20229北京理工大学 信息科学学院三态门的本质是：控制信号EN可使推拉式输出级中的T4和T5同时截止。7/17/202210北京理工大学 信息科学学院2.三态门的应用(1)单向总线结构在任何时刻下，EN1、 EN2、EN3三个信号中只能有一个信号

5、有效（为逻辑“1”），其余信号都必须无效（为逻辑“0”）。7/17/202211北京理工大学 信息科学学院(2)双向总线结构EN为高电平时，G1门开启G2门关闭，信号从D1传向总线Y； EN为低电平时，G2门开启G1门关闭，信号从总线Y传向D2。7/17/202212北京理工大学 信息科学学院3.6 MOS门电路3.6.1 CMOS反相器这是N沟道增强型的MOS管。UDDuIuOUDDuGS1.MOS管的开关特性7/17/202213北京理工大学 信息科学学院MOS管的开关等效电路(a)截止状态 (b)导通状态7/17/202214北京理工大学 信息科学学院uGSuDSuDSuGS栅极G和漏极

6、D相对于“地”来讲是正电位，即：uGS与uDS是正电压（与参考方向一致）。iD的实际方向与参考方性也一致。 N沟道增强型MOS管共源接法及其输出特性曲线 (a)共源接法 (b)输出特性曲线7/17/202215北京理工大学 信息科学学院N沟道增强型MOS管的转移特性当uGS UGS(th)N时，iD0且随着uGS的增加而增大。 称UGS(th)N为NMOS管的开启电压，UGS(th)N0 。UGS(th)NuGS7/17/202216北京理工大学 信息科学学院P沟道增强型MOS管的漏极特性栅极G和漏极D相对于“地”来讲是负电位，即：uGS与uDS是负电压（与参考方向相反）。iD的实际方向与参考

7、方性也相反。uGSuDSuDSuGS7/17/202217北京理工大学 信息科学学院P沟道增强型MOS管的转移特性uGSUGS(th)PiDO当 uGS UGS(th)P 时，iD0且iD的绝对值随着uGS绝对值的增加而增大。 称UGS(th)P为PMOS管的开启电压，UGS(th)P108），输入端可看成开路。MOS管是一种电压控制型器件。在数字电路中，当uGS UGS(th)N时，NMOS管导通；当 uGS UGS(th)P 时，PMOS管导通；当uGS UGS(th)N+ UGS(th)P 。 对4000系列的CMOS器件，UDD：318 v 当uA= 0 v（输入低电平）时：TP的uG

8、S= -UDD，即：uGS UGS(th)P ，所以TP导通。TN的uGS= 0 v，即：uGSUGS(th)N，所以TN截止。于是输出uY UDD。输出高电平。7/17/202220北京理工大学 信息科学学院 当uA= UDD（输入高电平）时：TP的uGS= 0 v，即：uGS UGS(th)N，所以TN导通。于是输出uY 0 v。输出低电平。综合、知，这是一个反相器（“非”门）。7/17/202221北京理工大学 信息科学学院CMOS反相器的特点：静态时，无论输出高、低电平总是一只管导通一只管截止。所以CMOS在静态时从电源吸取的电流极小（理论上为0）。所以其功耗极低，一般为数W。CMOS

9、只在输出高、低电平转换的瞬间才从电源吸取电流。也只有在这时CMOS才消耗功率，而且CMOS的工作频率越高、它所消耗的功率就越大。UUUUuICMOS在输出高、低电平转换时所消耗的电源功率叫做CMOS的动态功率损耗。7/17/202222北京理工大学 信息科学学院UUUUuICMOS反相器的特点：动态功率损耗可由下式确定：PT = CPD UCC2 fPT：CMOS的动态功率损耗。CMOS的输入阻抗极高，其扇出系数可以很大。但受输入、输出端分布电容的影响，扇出系数也不可能太大。UCC：CMOS的工作电源电压。f ：CMOS输出端高、低电平翻转的频率（它是输入信号频率的两倍）。CPD：这是一个具有

10、电容量纲的常数，一般由器件生产厂商提供。7/17/202223北京理工大学 信息科学学院uUUUUUUuCMOS反相器的阈值电平与电源电压有关。UT = (1/2)UDD 。CMOS反相器的输出高电平为UOHUDD 0.05 v (UOH(min)。CMOS反相器的输出低电平为UOLUSS + 0.05 v (UOL(max)。USS一般为“地”电位。对于CMOS反相器：UIL(max) (1/3)UDD，UIH(min) (2/3)UDD 。CMOS反相器的高、低电平噪声容限是对称的，且与电源电压有关。UN = UNL = UNH (1/3)UDD 。7/17/202224北京理工大学 信息

11、科学学院3.6.2 其他逻辑功能的CMOS门电路1.CMOS “与非”门T1、T2是NMOS管、相串联，构成驱动管；T3、T4是PMOS管、相并联，构成负载管。7/17/202225北京理工大学 信息科学学院若A、B 同时为高电平（逻辑“1”），则NMOS管T1、T2导通，PMOS管T3、T4截止，输出Y为低电平（逻辑“0”）。 若A为高电平（逻辑“1”） 、B 为低电平（逻辑“0”），则NMOS管T1导通、T2截止；PMOS管T3截止、T4导通，输出Y为高电平（逻辑“1”）。 CMOS “与非”门的工作原理A为低电平、B 为高电平的情况与上类似，输出Y为高电平（逻辑“1”）。 若A、B 同时

12、为低电平（逻辑“0”），则NMOS管T1、T2截止，PMOS管T3、T4导通，输出Y为高电平（逻辑“1”）。 7/17/202226北京理工大学 信息科学学院2.CMOS “或非”门T1、T2是NMOS管、相并联，构成驱动管；T3、T4是PMOS管、相串联，构成负载管。7/17/202227北京理工大学 信息科学学院3.CMOS 三态门7/17/202228北京理工大学 信息科学学院4.CMOS 传输门信号即可以从uI传向uO,也可以从uO传向uI,是双向传输。 uI、uO即可以是数字信号也可以模拟信号。uI、uO的变化范围是0UDD。 CMOS传输门实际上是一个由数字信号C控制的模拟开关。

13、7/17/202229北京理工大学 信息科学学院CMOS 传输门的工作原理当uI在0UDD之间变化时，NMOS管TN和PMOS管TP轮流导通，此时相当于开关接通。 当uI接近0 v时，NMOS管TN导通， PMOS管TP截止。 当C为高电平UDD(C为低电平0 v)时：当uI接近UDD v时，NMOS管TN截止， PMOS管TP导通。 当C为低电平0 v(C为高电平UDD)时：NMOS管TN和PMOS管TP都截止。此时相当于开关断开。 7/17/202230北京理工大学 信息科学学院3.6.3 CMOS门电路的特点及应用1.CMOS电路的特点：CMOS门电路的工作速度比TTL门电路低。 CMO

14、S门电路的扇出能力较大（在频率不太高时）。 CMOS门电路的电源允许范围大，抗干扰能力强。 CMOS门电路的静态功耗低，温度稳定性好。 2.使用CMOS电路的注意事项：CMOS电路中多余的输入端不能悬空。 注意CMOS电路输入端的过流保护。 CMOS电源电压极性不能接反，防止输出短路。 7/17/202231北京理工大学 信息科学学院3.7 TTL与CMOS电路的级联3.7.1 由TTL驱动CMOS3.7.2 由CMOS驱动TTL7/17/202232北京理工大学 信息科学学院【习题3.13】在图中是TTL门电路驱动CMOS门电路的实例。已知TTL“与非”门在UOL0.3 v时的最大输出电流为8 mA，输出端的T5管截止时有5