3-3章-逻辑门电路(MOS).课件(39页PPT)

1、3 逻辑门电路3.5 TTL逻辑门电路3.4 类NMOS和BiMOS逻辑门电路3.1 逻辑门电路简介3.7 逻辑描述中的几个问题3.3 CMOS逻辑门电路的不同输出结构及参数3.8 逻辑门使用中的几个实际问题3.2 基本CMOS逻辑门电路第1页，共39页。3.1 逻辑门电路简介3.1.1 各种逻辑门电路系列简介3.1.2 开关电路第2页，共39页。1 、逻辑门:实现基本逻辑运算和常用逻辑运算的单元电路。2、 逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1 各种逻辑门电路系列简介BiCMOS门电路3.1 逻辑

2、门电路简介3.1.1 各种逻辑门电路系列简介3.1.2 开关电路第3页，共39页。1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路 4000系列74HC 74HCT74VHC 74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC 74AUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快负载能力强抗干扰功耗低 74系列74LS系列74AS系列 74ALS2.TTL 集成电路:广泛应用于中大规模集成电路3.1.1 数字集成电路简介第4页，共39页。逻辑变量取值0或1，对应电路中电子器件的“闭合”与“断开”。3.1.

3、2 开关电路 (a) 输出逻辑1 (b) 输出逻辑0MOS管或BJT管可以作为开关。第5页，共39页。3.2 基本CMOS逻辑门电路3.2.1 MOS管及其开关特性3.2.2 CMOS反相器3.2.3 其他基本CMOS逻辑门电路3.2.4 CMOS传输门第6页，共39页。N沟道P沟道增强型耗尽型N沟道P沟道N沟道P沟道（耗尽型）FET场效应管JFET结型MOSFET绝缘栅型(IGFET)Field Effect Transistor简称FET简称MOS3. 2. 1 MOS 管及其开关特性MOSFET（Mental Oxide Semiconductor） 金属 氧化物 半导体场效应管CMOS

4、：NMOS、PMOS两种管子组成的电路称为互补MOS 或COMS。第7页，共39页。1. 结构和特性：(1) N 沟道 栅极 G漏极 DB 源极 S3V4V5VuGS = 6ViD /mA42643210uGS /ViD /mA43210246810uDS /V可变电阻区恒流区UTNiD开启电压UTN = 2 V+-uGS+-uDS衬底漏极特性转移特性uDS = 6V截止区第8页，共39页。P 沟道增强型 MOS 管与 N 沟道有对偶关系。 (2) P 沟道 栅极 G漏极 DB 源极 SiD+-uGS+-uDS衬底iD /mAiD /mA-2-40-1-2-3-40-10-8-6-4-2- 3

5、V- 4V- 5VuGS = - 6V-1-2-3-4-6uGS /VuDS /V可变电阻区恒流区 漏极特性 转移特性截止区UTPuDS = - 6V开启电压UTP = - 2 V参考方向第9页，共39页。2. MOS管的开关作用：(1) N 沟道增强型 MOS 管+VDD+10VRD20 kBGDSuIuO+VDD+10VRD20 kGDSuIuO开启电压UTN = 2 ViD+VDD+10VRD20 kGDSuIuORONRD第10页，共39页。(2) P 沟道增强型 MOS 管-VDD-10VRD20 kBGDSuIuO-VDD-10VRD20 kGDSuIuO开启电压UTP = - 2

6、 V-VDD-10VRD20 kGDSuIuOiD2. MOS管的开关作用：第11页，共39页。3.2.2 CMOS 反相器1.工作原理+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0 V 0V5V截止导通5V5 V5V 0V导通截止0 VVTN = 2 VVTP = - 2 V逻辑图逻辑表达式vi (A)0vO(L)1逻辑真值表10AL第12页，共39页。 第一，vI是高电平还是低电平 ，TN和TP中总是一个导通而另一个截止。CMOS反相器的静态功耗几乎为零。 第二，MOS管导通电阻低，截止电阻高。使充、放电时间常数小，开关速度更快，具有更强的带负载

7、能力。 第三，MOS管的，IG0，输入电阻高。 理论上可以带任意同类门，但负载门输入杂散电容会影响开关速度。 CMOS反相器的重要特点：第13页，共39页。CMOS非门电压传输特性CMOS非门电流传输特性 CMOS反相器的传输特性接近理想开关特性， 因而其噪声容限大，抗干扰能力强。2.电压传输特性和电流传输特性第14页，共39页。3. 逻辑电平（输入、输出逻辑电平 ）电压范围与逻辑电平的关系电压二值逻辑电平3.55v1H（高电平）01.5v0L（低电平）AL(Transfer characteristic )05VIN /VVOUT/V5VIHminVILmax输入高电平输入低电平无定义输出高

8、电平05VIN /VVOUT/V5VIHminVILmaxVOHminVOLmax输出低电平输出高电平的下限值 VOH(min)输入低电平的上限值 VIL(max)输入高电平的下限值 VIL(min)输出低电平的上限值 VOH(max)无定义第15页，共39页。导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd： 4.工作速度： 两种状态之间转换平均时间10ns。第16页，共39页。A BTN1 TP1 TN2 TP2L0 00 11 01 1截止导通截止导通导通

9、导通导通截止截止导通截止截止截止截止导通导通1110与非门1. CMOS 与非门vA+VDD+5VTP1TN1TP2TN2ABLvBvL(a)电路结构(b)工作原理VTN = 2 VVTP = - 2 V0V5VN输入的与非门的电路?输入端增加有什么问题?3.2.3 其他基本CMOS 逻辑门电路AB第17页，共39页。或非门2.CMOS 或非门+VDD+5VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通10000V5VVTN = 2 VVTP = - 2 VN输入的或非门的电路的结构

10、?输入端增加有什么问题?AB3.2.3 其他基本CMOS 逻辑门电路第18页，共39页。例3.2.1：分析CMOS电路，说明其逻辑功能。=AB 异或门电路3.2.3 其他基本CMOS 逻辑门电路第19页，共39页。 1.工作原理：（设两管的开启电压VTN=|VTP|）（1）当C接高电平VDD， 接低电平0V时，若Vi在0VVDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。C（2）当C接低电平0V， 接高电平VDD，Vi在0VVDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。C3.2.4 CMOS传输门(双向模拟开关) 电路I / Oo/ IC

11、第20页，共39页。(1) 传输门组成的异或门B=0TG1断开, TG2导通 L=AB=12. 传输门的应用TG1导通, TG2断开 L=A(2) 传输门组成的数据选择器C = 0， TG1通，TG2断开，L=A;C = 1， TG1断开，TG2通，L=B。3.2.4 CMOS传输门(双向模拟开关) 第21页，共39页。1. CMOS漏极开路门OD3.3.2 CMOS漏极开路（OD）门和三态输出门电路1）线与:在工程实践中，有时需要将几个门的输出端并联使用， 以实现与逻辑，称为线与。 在图中的情况下，电源到地之间产生低阻通路，大电流可导致器件损毁，且无法确定输出是高电平还是低电平。常规的门电路

12、是不允许输出端直接相连实现与功能。 低阻通路大电流烧毁MOS管。第22页，共39页。2）漏极开路门OD的结构与逻辑符号(c) 可以实现线与功能;(b)与非逻辑不变(a)工作时必须外接电源和电阻;电路逻辑符号输出连接第23页，共39页。3) 上拉电阻Rp计算 上拉电阻Rp取值的合理性影响门电路的开关速度，功耗，带负载能力等参数，需综合考虑这几方面因素。当VO=VOL+V DDIILRPnmk110IIL（total)IOL（max)+V DDIILRPnmkIIH（total)I0H（total)当VO=VOH第24页，共39页。（1）实现线与。 逻辑关系为:4）OC门主要有以下几方面的应用：（

13、2）实现电平转换。 如图示，可使输出高电平变为10V。（3）用做驱动器。如图是用来驱动发光二极管的电路。第25页，共39页。2.三态(TSL)输出门电路10011截止导通111高阻 0 输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门01当EN=1时，TP2和TN2同时导通，为正常的非门，输出 L=A当EN=0时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个高电平有效的三态门。（1）三态门的工作原理第26页，共39页。三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线实现信号的分时单向传送。任何时刻只能有一个门的使能端为有效，其他门输

14、出高阻DADBDN数据总线100010001DG1G2GnENENEN（2）三态门的应用第27页，共39页。（b）组成双向总线实现信号的分时双向传送。（2）三态门的应用三态门在计算机总线结构中有着广泛的应用。（1）EN = 0，从总线读取数据;（2）EN= 1， 向总线传输数据。第28页，共39页。3.3.3 CMOS逻辑门的主要参数1CMOS逻辑门电路的系列（1）基本的CMOS4000系列。（2）高速的CMOS74HC系列。（3）与TTL兼容的高速CMOS74HCT系列。（4）与TTL兼容的新系列BiMOS系列。2CMOS逻辑门电路主要参数的特点（1）VOH（min）=0.9VDD； VOL

15、（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。（2）阈值电压Vth约为VDD/2。（3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。（4）CMOS电路的功耗很小，一般小于1 mW/门；（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。第29页，共39页。3.3.3 CMOS逻辑门电路的重要参数1. 输入和输出的高、低电平输出高电平的下限值VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值VOH(max)输出高电平

16、+VDD VOH(min)VOL(max) 0 G1门vO范围 vO 输出低电平 输入高电平VIH(min) VIL(max) +VDD 0 G2门vI范围 输入低电平 vI 第30页，共39页。门电路的输出高低电平不是一个值，而是一个范围。2噪声容限（抗干扰能力） 同样，它的输入高低电平也有一个范围，即在保证输出电平不变的条件下，输入电平允许波动的范围。称为噪声容限。噪声容限表示门电路的抗干扰能力。低电平噪声容限 VNL VIL(max) -VOL（max）0.8V-0.4V0.4V高电平噪声容限 VNHVOH（min）-VIH(min)2.4V-2.0V0.4V 驱动门 vo负载门 vI

17、噪声 第31页，共39页。400074HC74HCT74LVC74AUC类型参数/单位VIL(max) /V1.01.50.80.80.6VOL(max) /V0.050.10.10.20.2VIH(min) /V4.03.52.02.01.2VOH(min) /V4.954.94.93.11.7高电平噪声容限(VNH/V)0.951.42.91.10.5低电平噪声容限(VNL/V)0.951.40.70.60.4输入和输出的高、低电平第32页，共39页。类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10

18、.93.传输延迟时间 传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间 tPHL 输出 50% 90% 50% 10% tPLH tf tr 输入 50% 50% 10% 90% CMOS门电路输出互补对称： 第33页，共39页。1)灌电流负载:负载输入低电平扇入数：输入端的个数。扇出数：正常工作的情况下，带同类型门的个数。当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过 输出低电平的上限值。4 扇入数与扇出数（带负载能力）高电平扇出数:IOH :驱动门的输出端为高电平电流IIH :负载门的输入电流为。第34页，共39页。2)拉电流负载:负载输入高电平扇入数：输入端的个数。扇出数：正常工作的情况下，带同类型门的个数。当负载门的个数增加时，总的拉电流IOH将增加，同时也将引起输出高电压VOH的降低。当输出为高电平，并且保证不超过 输出高电平的下限值。4 扇入数与扇出数（带负载能力）高电平扇出数:IOH :驱动门的输出端为高电平电流IIH :负载门的输入电流为。第35页，共39页。MOS集成电路分为PMOS、