CRC的串行及并行实现原理

1、CRC的串行及并行实现原理.编码中的几个概念多项式：二进制数据作为多项式的系数。生成多项式：通信双方约定的多项式。项式除法：与普通代数多项式的除法相同。模2加减法：以2为模，加,减时不进错位或进位，与逻辑异或运算一致，模2加法 与减法是等价的。. CRC编码算法设待发送的数据块是m位的二进制多项式K(x),生成多项式是r阶的G(x)o在数据 块的末尾添加r个0 ,数据块的长度增加到m + r位，对应的二进制多项式为xK(x)。用生成多项式G(x)去除xrK(x),求得余数为r-1阶的二进制多项式R(x)0此二进制 多项式R(x)就是K(x)经过生成多项式G(x)的CRC生成多项式。用XrK(x

2、)以模2的方式减去R(x),那么对应的二进制序列就是包含了 CRC校验码的待 发送字符串。接收方校验时，用同样的生成多项式去除接受到的数据多项式，如果除的尽说明无 过失，如果除不尽说明有过失。.数学表达xrK(x) = Q(x) * G(x) + R(x)xrK(x) - R(x) = Q(x) * G(x).实现方式串行实现CRC-CCITT算法生成多相式为：xA16+xA12+xA5 + l0计算CRC实际上是将数据通过线性反应移位寄存器，所有数据移入后CRC寄存器的值即为16位CRC值。Polynomial: xA16 + xA12 + xA5 + xA0Note: C15 repres

3、ents xA0, CO represents xA15并行实现并行CRC运算模块每次输入8位数据，相当于一次并行运算就得到了串行移位运算时 需要8位移位所得的结束。由以下4个表可以知道并行CRC实现的原理：每个时钟到来时 完成8bit数据CRC值计算;下f 8bit蝙到来时，把上T 8bit数据的CRC值C15 CO作为初值，继续完成并行CRC计算。即每次处理Ibyte。表1.移位前CRC寄存器值（初值）R15R14R13R12R11R10R9R8R7R6R5R4R3R2R1ROC15C14C13C12C11C10C9C8C7C6C5C4C3C2ClCO表2.1次移位后CRC寄存器值R15R

4、14R13R12RllRIOR9R8R7R6R5R4R3R2RIROXOC15C14C13C12CllXOCIOC9C8C7C6C5C4XOC3C2Cl表3.2次移位后CRC寄存器值R15R14R13R12RllRIOR9R8R7R6R5R4R3R2RIROXIXOC15C14C13C12XICllXOCIOC9C8C7C6C5XIC4XOC3C2表43次移位后CRC寄存器值R15R14R13R12RllRIOR9R8R7R6R5R4R3R2RIROX2XIXOC15C14C13X2C12XICllXOCIOC9C8C7C6X2C5XIC4XOC3表54次移位后CRC寄存器值R15R14R13

5、R12RllRIOR9R8R7R6R5R4R3R2RIROX3X2XIXOC15C14X3C13X2C12XICllXOCIOC9C8C7X3C6X2C5XIC4XO表65次移位后CRC寄存器值R15R14R13R12RllRIOR9R8R7R6R5R4R3R2RIROX4XOX3X2XIXOC15X4XOC14X3C13X2C12XICllXOCIOC9C8X4XOC7X3C6X2C5XI表76次移位后CRC寄存器值R15R14R13R12RllRIOR9R8R7R6R5R4R3R2RIROX5X4X3X2XIXOC15C14C13C12CllCIOC9C8C7C6XIXOX5X4X3X2X

6、IXOX5X4X3X2XIXOXIXO表87次移位后CRC寄存器值R15R14R13R12RllRIOR9R8R7R6R5R4R3R2RIROX6X5X4X3X2XIXOC15C14C13C12CllCIOC9C8C7X2XIXOX6X5X4X3X2XIXOX6X5X4X3X2XIXOX2XIXO表98次移位后CRC寄存器值R15R14R13R12RllRIOR9R8R7R6R5R4R3R2RIROX7X6X5X4X3X2XIXOC15C14C13C12XOCIOC9C8X3X2XIXOX7X6X5X4X3X2XIX3X6X5X4X3X2XIXOX7X2XIXOCll表中参数说明：Ri为CRC移位寄存器值（R0为低位），Q为CRC移位寄存器初值（CO为低位）,Di为输入数据（DO 为低位），Xi二Di八Ci ,同一栏中数据的运算关系是异或。每次并行数据到来时，各CRC寄存器值按表4运算关系更新。最后一个字节数据输入后CRC寄存