4——SPLD内部结构及工作原理

1、1第四章 SPLD基本结构及工作原理 SPLD的根本结构主要内容PROM器件PLA器件PAL器件GAL器件2SPLD 的 基 本 结 构 图输入电路与阵列输出电路或阵列输入项乘积项和项输入输出反馈输入信号互补输出的输入缓冲电路, 用以产生输入变量的原变量和反变量，并提供足够的驱动能力。输入电路在PLD 中的画法AAA4.1 SPLD的根本结构3CABCCABBAW7 = ABCABCW0 =由一组多输入与门组成，用以产生输入变量的各乘积项。与阵列SPLD 的 基 本 结 构 输入电路输出电路或阵列输入项乘积项和项输入输出反馈输入信号与阵列4.1 SPLD的根本结构4例如 ABCY3Y2Y1与阵

2、列SPLD 的 基 本 结 构 输入电路与阵列输出电路或阵列输入项乘积项和项输入输出反馈输入信号由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC由一组多输入或门组成，用以产生和项，即将输入的某些乘积项相加。4.1 SPLD的根本结构或阵列5SPLD 的 基 本 结 构 输入电路与阵列输出电路或阵列输入项乘积项和项输入输出反馈输入信号SPLD的输出电路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。根据与门阵列、或门阵列和输出电路结构的不同，简单的低密度PLD可分为PROM、PLA、PAL、GAL四种根本类型，下面分别

3、进行讲解。4.1 SPLD的根本结构64.2 PROM器件1根本结构A B CA B CA B CA B CA B CA B CA B CA B CA B CO1 O2 O3或阵列（可编程）与阵列（固定）2特点“与阵列固定，不能编程，“或阵列可以编程。与阵列是一个全译码电路，即n个输入量总共有2n个不同的组合积项输出，因此有2n 条积项线。与阵列的固定连接关系造成芯片面积的浪费，利用效率低。73应用设计例1：用PROM构造半加器C=A0A14.2 PROM器件S=A0 Al =A0Al + A0A1+CSA1A0A1A0A1A0A1A0SC000001101010110181234567891

4、011121314150例2: 用PROM实现22乘法器输 入输 出A1 A0B1 B0P3 P2 P1 P00 00 00 0 0 00 00 10 0 0 00 01 00 0 0 00 01 10 0 0 00 10 00 0 0 00 10 10 0 0 10 11 00 0 1 00 11 10 0 1 11 00 00 0 0 01 00 10 0 1 01 01 00 1 0 01 01 10 1 1 01 10 00 0 0 01 10 10 0 1 11 11 00 1 1 01 11 11 0 0 1123456789101112131415094.3 PLA器件1根本结构

5、与阵列不采用全译码方式，标准的与或表达式已不适用，需要把逻辑函数化成最简的与或表达式。有多个输出时，要尽量利用公共的与项，以提高阵列的利用率。 A B CO1 O2 O3或阵列（可编程）与阵列（可编程）2特点“与阵列和或阵列都可以编程，方便了设计工作。算法复杂, 器件运行速度下降制造工艺复杂，价格高。10根本思想：根据PLA结构，安排每个积项占一条积项线，在不同输出函数中如有相同积项，那么共享。每个输出函数有n个积项，就在或阵列上将它的纵向线与相关的n个积项线相连。简单地说，用PLA实现组合逻辑函数时，先将函数化简为最简与或式，再把对应的与项或起来即可。O1=ABC+BCO2=AB+ACO3=

6、AB+AC例：用PLA实现以下组合逻辑函数电路3应用设计4.3 PLA器件A B CO1 O2 O3A B CA BA CB CA B11采用熔丝编程方式，只能一次性编程。4.4 PAL器件1根本结构左图为最简单的PAL器件结构。目前常见的PAL器件中，输入变量最多可达20个，与项的个数最多有80个，或阵列输出端最多的有10个，每个或门输入端最多的可达16个。2特点“与阵列可编程，“或阵列固定。A2A1A0D0D1D2或阵列（固定）与阵列（可编程）12为了扩展电路的功能，并增加使用的灵活性，PAL在与或阵列的根底上，增加了多种输出及反响电路，构成了各种型号的PAL器件。反馈电路输入电路固定“或

7、”阵列可编程“与”阵列输出电路输入电路2特点具有多种形式的输出结构根据PAL器件的输出结构和反响电路的不同，可将它们大致分成专用输出、可编程输入/输出、存放器输出、异或输出以及运算选通反响输出等几种类型。13专用输出结构这种结构的输出端只能作输出用，不能用作输入。输出端可以是或门、或非门，或者互补输出结构。因电路中不含触发器，所以只能实现组合逻辑电路。常用的产品有 PAL10H8(10输入，8输出，高电平输出)、PAL10L8(10输入，8输出，低电平输出) 、PAL16C1(16输入，1输出，互补型输出)等。3PAL的输出结构输入线OI积项线14 可编程输入/输出结构 这种结构在或门输出之后

8、增加了一个三态输出缓冲器，它的控制端OE由与阵列的第一个乘积项控制，可直接送往输出，也可作为输入用。 常用的产品有 PAL16L8、PAL20L10等。当OE=0时，三态输出呈高阻态，I/O引脚作输入使用；当OE=1时，三态门选通，I/O引脚作输出使用。3PAL的输出结构II/OOE作输出使用时，也可将输出再经互补输出的缓冲器反响到与阵列输入，用于实现复杂的组合逻辑电路。15 存放器输出结构常用的产品有 PAL16R4、PAL16R8等。R表示存放器输出型。3PAL的输出结构这种结构的输出端有一D触发器。在时钟上升沿先将或门输出寄存在D触发器的Q端，当使能信号OE有效时，Q端的信号经三态缓冲器

9、反相后输出，输出为低电平有效。触发器的Q端输出还可以通过缓冲器反馈送至与阵列的输入端。因而这种结构的PAL能记忆原来的状态，实现时序逻辑电路。16 异或输出结构这种结构的输出局部有两个或门，它们的输出经异或门进行异或运算后再经D触发器和三态缓冲器输出。这种结构不仅便于对与或逻辑阵列输出的函数求反，还可以实现对存放器状态进行保持操作。该种结构的产品有 PAL20X4、PAL20X8(X表示异或输出型)等。YQ3PAL的输出结构IQQDCLOCKOEOC17在异或门的根底上，将触发器的输出反响到运算选通逻辑电路，与输入项进行组合后送与阵列进行编程，可获得16种可能的逻辑组合。3PAL的输出结构运算

10、选通反响结构这种结构的产品有PAL16A4(A表示运算选通反响输出型)。18图示电路即为经过编程产生16种运算结果的PAL。19例：用PAL器件设计一个数值判别电路。要求判断4位二进制数DCBA的大小在05、6 10、11 15哪一个区间之内。十进制数二进制数Y0Y1Y2DCBA000001001000110020010100300111004010010050101100601100107011101081000010910010101010100101110110011211000011311010011411100011511110014PAL的应用2021GAL器件分两大类：一类为普通

11、型GAL，其与或阵列结构与PAL相似，如GAL16V8、GAL20V8、 ispGAL16Z8等；另一类为新型GAL，其与或阵列均可编程， 与PLA结构相似，代表器件为GAL39V8。 4.5 GAL器件GAL是在PAL的根底上开展起来的，具有和PAL相同的与或阵列，即可编程的与阵列和固定的或阵列。不同的是它采用了电擦除、电可编程的E2PROM工艺制作，可以用电信号擦除并反复编程上百次。GAL器件的输出端设置了可编程的输出逻辑宏单元OLMCOutput Logic Macro Cell，可以将OLMC设置成不同的输出方式。这样，同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，

12、可取代大局部PAL器件， 因此称为通用可编程逻辑器件。1概述22优点：2GAL器件的特点缺点：采用电擦除工艺和高速编程方法，使编程改写变得方便、 快速，整个芯片改写只需数秒钟，可改写 百次以上。 速度快、功耗低。存取时间为1240ns，功耗仅为双极型PAL的1/2或1/4，编程数据可保存20年以上。采用可编程的输出逻辑宏单元(OLMC)，使其具有极大的灵活性和通用性。可预置和加电复位所有存放器，备有加密单元。仍属于低密度PLD，规模小，每片相当于几十个等效门电路，只能代替 24片MSI器件。在使用中还有许多局限性，如一般GAL只能用于同步时序电路，各OLMC中的触发器只能同时置位或清零，还不能

13、充分发挥其作用。23GAL和PAL在结构上的区别PAL结构GAL结构或阵列做在OLMC结构中适当地为OLMC进行编程，GAL就可以在功能上代替PAL各种输出类型及其派生类型243GAL器件的根本结构(以GAL16V8为例) GAL16V8 引脚图8 个输入端8 个 I/O 端1 个时钟输入端1 个输出使能控制输入端251 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 11可编程与阵列(64 32) GAL16V8 逻辑图输出逻辑宏单元 (Output Logic Macro- Cell

14、，简称 OLMC)与阵列 输入电路261 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 11可编程与阵列(64 32)与阵列的作用是产生输入信号的乘积项。其输入信号为 8 个输入端提供的原、反变量和 8 个反馈输入端提供的原、反变量。产生这些变量的那些乘积项，则由对与阵列的编程决定。 时钟输入端，提供时序电路所需要的时钟信号。输出使能控制输入端。它作为全局控制信号控制各 I/O 端的工作方式。271 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O

15、17I/O 16I/O 15I/O 14I/O 13I/O 12OE 11可编程与阵列(64 32) OLMC 中含有或门、D 触发器和多路选择器等，通过对 OLMC 编程可得到组合电路输出、时序电路输出、双向 I/O 端等多种工作组态。 GAL16V8 逻辑图2864x3216x64x8294GAL的输出逻辑宏单元OLMC1个8输入或门1个异或门1个D触发器4个多路选择开关4个控制字来自与阵列01PTMUXXOR(n)QQDAC0反馈FMUX10 x11x0 x10 x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级输出(n)I/O(n)CLKOECLKO

16、EG1AC1 (n)30由OLMC的结构图可以看出，OLMC中的异或门和四个多路选择开关由四个结构控制字XOR(n)、AC0、AC1(n)和Syn编程控制。其中XOR(n) 和AC1(n)是各个OLMC自己的控制字，n代表OLMC的编号，这个编号与每个OLMC连接的引脚号码一致； AC0和Syn为8个OLMC共用的控制字。OLMC的结构控制字这些控制字集中放在一个行地址为第60行的具有82位的结构控制字中。来自与阵列01PTMUXXOR(n)QQDAC0反馈FMUX10 x11x0 x10 x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级输出(n)I/O(

17、n)CLKOECLKOEG1AC1 (n)318输入或门每个OLMC包含或阵列中的一个8输入或门，或门的每一个输入对应一个乘积项与阵列中的一个输出，故或门的输出为假设干个乘积项之和。或门的输出接到异或门的一个输入端。异或门异或门用于控制或门输出信号的极性。异或门的另一个输入端为结构控制字中的1位XOR(n)，当XOR(n)端为1时，异或门起反相器作用；否那么为同相输出。异或门的输出直接送到D触发器的输入端。D触发器D触发器用于锁存异或门的输出状态，使GAL能实现时序逻辑电路。XOR(n)来自与阵列01PTMUXXOR(n)QQDAC0反馈FMUX10 x11x0 x10 x0AC0SynAC1

18、 (n)11100100TSUXM01OUXMVCCG2来自邻级输出(n)I/O(n)CLKOECLKOEG1AC1 (n)32PTMUX由编程的控制字AC0和AC1(n)加到与非门G1输出后进行控制。当AC0或AC1(n)=0时，第一个积项通过PTMUX输出到或门的输入端，作为或门的一个输入积项；当AC0=AC1(n)=1时，第一个积项不能作为输入项，可被选为三态门的控制项。此时PTMUX输出为0，对或门输出没影响。4个多路选择开关积项选择多路开关PTMUX是一个二选一开关电路，它的输入端来自可编程与阵列中的8个积项中的第一个，由编程决定这一积项用作输入项还是用作三态门的控制项。AC0AC1

19、 (n)来自与阵列01PTMUXXOR(n)QQDAC0反馈FMUX10 x11x0 x10 x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级输出(n)I/O(n)CLKOECLKOEG1AC1 (n)33当AC0 AC1(n)=00时，TSMUX输出为固定高电平，三态门始终选通，I/O(n)端只能作输出使用。当AC0 AC1(n)=01时，TSMUX输出为固定低电平，三态门工作在高阻状态，无输出，此时I/O(n)端可作输入使用。当AC0 AC1(n)=10时，TSMUX输出为公共控制信号OE，三态门的工作状态由外接OE信号控制。OE=1时，I/O(n)端

20、作输出用； OE=0时，I/O(n)端作输入用。当AC0 AC1(n)=11时，TSMUX输出为由与阵列来的第一个积项，那么由与阵列来的各组的第一个积项分别控制各自的三态门的输出。这是一个四选一开关电路，它的输入有：第一个积项、8个OLMC的共用控制信号OE、固定的高电平VCC和固定的低电平(地)。选择控制由控制字AC0和AC1(n)实现。输出三态门共有四种控制选择。来自与阵列01PTMUXXOR(n)QQDAC0反馈FMUX10 x11x0 x10 x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级输出(n)I/O(n)CLKOECLKOEG1AC1 (n

21、)三态门控制选择多路开关TSMUX34当AC0+AC1(n)=AC0&AC1(n)=1,即AC0=1且AC1(n)=0时，选择D触发器输出；此时三态门受外部控制信号OE的控制，当OE=1时, D触发器的输出才会经三态门驱动到I/O(n)端。 这也是一个二选一开关电路，它通过控制字AC0和AC1(n)作用到或非门G2，再由G2输出对OMUX进行选择控制。当AC0和AC1(n)为其它三种组合时，选择异或门直接输出到三态门。来自与阵列01PTMUXXOR(n)QQDAC0反馈FMUX10 x11x0 x10 x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级输出(

22、n)I/O(n)CLKOECLKOEG1AC1 (n)输出选择多路开关OMUX35四个反馈输入来自: D触发器Q端的输出； 本级的I/O端； 相邻单元的输出； 固定低电平(地)。选择控制由三个结构控制字AC0、 AC1(n)和Syn的组合实现。当AC0 AC1(n) Syn=11x时，FMUX的输出选为本级的I/O。当AC0 AC1(n) Syn=10 x时，FMUX的输出为D触发器的Q输出。当AC0 AC1(n) Syn=0 x1时, FMUX的输出选为相邻单元的输出。当AC0 AC1(n) Syn=0 x0时，FMUX的输出为固定低电平。反响选择多路开关FMUX来自与阵列01PTMUXXOR(n)QQDAC0反馈FMUX10 x11x0 x10 x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级输出(n)I/O(n)CLKOECLKO