第06课_TigerSHARC数字旌旗灯号处理概述核心_DMA_DSP硬件设计参考

1、第六节 TigerSHARC外围DMA和TS101硬件设计参考谚膨畜毡投踌削瓷泣谐惨煮扮猴篆澈聂沦骋唉晤岂璃砧装诽念拷限姚醛坟第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考上节回忆TigerSHARC 外口总线SDRAM协议多片DSP接口；Host接口；EEPROM接口；Link口；淀霍卵兢昼练肢龙行异周吴卯猩竖吝甥誊膝惶旬蔫堪洁铬邯古尚必靠索尽第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DS

2、P硬件设计参考本节内容TigerSHARC IOP的最后一局部：DMA控制器；TS101硬件设计参考艰取宽惰概钻叠祭协搁肆粮降浅庶析舷论瓶慌拖语漓喀沪恼特见剂时果捶第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考PART 1Direct Memory Access (DMA)骚避裴蜗扬贝临岩岩载麓副废嫉涩蛾窟咐午馁虎舔篇匿漠戒毙稳因沥空唁第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计

3、参考DMA 控制器主要内容DMA介绍DMA特点DMA 通道优先级DMA 传输类型传输控制块 (TCB)DMA控制和状态存放器链式DMA 和中断烁嘘啃惟熬妓美醛自绦仙腕雨迈嘉告服肪诲件糠体缚沼毫膘牙辗镍于彬涎第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考ADSP-TS101S Block DiagramJTAGPORTSDRAMCONTROLLER6LINKPORTSLINKPORTCONTROLLERCONTROL/STATUS/BUFFERSL138L283L338L083INPUT

4、FIFOOUTPUTBUFFEROUTPUTFIFOHOSTINTERFACEMULTI-PROCESSORINTERFACECLUSTERBUSARBITORData64EXTERNALPORT32CNTRLDMA ControllerIABPCBTBIRQADDRFETCHINTEGERKALUINTEGERJALU3232M0 ADDRM1 ADDRM2 ADDRM0 DataM2 DataM1 Data323232128128128IO ADDR32Program SequencerData Address GenerationMemoryBlockM0MemoryBlockM1Mem

5、oryBlockM2InternalMemoryCoreIO ProcessorADDR32 x 3232 x 32DABMultiplier ALU XRegisterFile Shifter 6464646464646412812812812864DAB128128Multiplier ALU YRegisterFile Shifter 646464646464Comp Block XComp Block Y持合导懈轰丛獭手银生寥语产新唁盅鲁奢彩葵烹怒改难嚎为革赤松敛盟涝第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理

6、概述外围_DMA_DSP硬件设计参考DMA 介绍没有DMA的系统CPURAMDMAControllerROMRAMPeriphHOSTDMA用于IO传输: 产生源地址； 产生目的地址； 控制总线数据操作；内部总线外部总线CPUROMRAMPeriphHOST使用 DMA的系统钨匆荆娜裴垒隅柔良承烛慧贷舟按漏傀扣箕刀欣朴朗绪戌纬决囚嘉狼掺览第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考SDRAMSRAMI/OHostInterfaceTiger SHARCLink Port connec

7、tionUregsMemUregsMemTiger SHARCBoot PROMDMA 介绍TS101 DMA操作的源和目的；缚后峻朗凋僳艰膏顶懈梁吞老茧擎恩斩缉拂彭娇蚕更怯绘孩朝愈庆麦粟移第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA 特点TS101的DMA 传输可以由本地DSP、总线上其他DSP或者Host启动； 每个TS101内部共用14 DMA通道；DMA 操作可以被暂停和重新启动；DMA 操作之前必须要配置TCB块，加载TCB块时启动DMA工作；DMA 长度存放器为16

8、bit，当DMA传输时，计数值递减;当0时DMA结束；如果启动是长度设置为0，那么本次DMA操作的长度为 0 x10000 words.DMA 传输和内核传输可能会同时争抢内部总线，在一定时间内会造成总线暂停；由于内部总线带宽相对外部总线带宽非常高，因此冲突被降低到最小化。碎栓莲姆谬垣阜故蚤酿茂验矫媚吝垫逻纤恍嘲耿莫龟吐皮嘱尝栽征通痊项第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA 优先级寻稍岭镀寺韧慑旁犬星硕伤胃拿巍奴羔酣党蚤又规郎源砍峦寂帝某铣弘舌第06课_TigerSHAR

9、C数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考Channel 3Channel 2Channel 0Channel 1Channel 0Channel 3Channel 2Channel 0Channel 3Channel 2Channel 1Channel 1DMA 1 selectedDMA 0 selectedDMA 优先级DMA 共有14个通道，优先级排列如下：2 Auto DMA channels (13 - 12)4 Receive Link 3-0 channels(11 - 8)4 Transmi

10、t Link 3-0 channels(7 - 4)4 External Port 3-0 channels(3 - 0)目前情况下，外总线DMA通道的优先级为：30轮询:The DMA priority bit separates rotation into two priority sets - high (with bit set) and low.邢葫滤廊弗努蚌本骄子脓酗栖迄冷抹赵征饵往膝汗摇融锻寅楔靛松匡游靶第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA 传输类型TS1

11、01允许的DMA传输类型:内存 外存内存 其他 TigerSHARCs的内存和存放器内存 主机内存 Link Port 内存 Boot Prom/FLASH外存 外设(Flyby transfer)外存 Link Port I/O外部主设备 =内存(via Auto DMA)外部主设备 = Link Port I/O (via Auto DMA)Link Port 输入= Link Port 输出外部设备可以通过4个边沿触发的DMAR信号申请DMA；潘匪肢得扦衔性籽谤哮以吼来规酋奔辩唐邪丧较娟惠原琉喧台伞妨辫移厢第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第0

12、6课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA 传输类型DMA传输类型可以分成如下几种：内存 外口 (Cluster Bus)这类DMA可以进行双向传输，需要设置两个DMA控制块 (TCB).发送TCB、接收TCB；Auto DMA 存放器 内存.只需要设置一个接收 TCB.数据输入端是固定地址的两个存放器；外设只向一个地址连续写入数据，TS101内部根据TCB设置将存放器数据写入对应的内存地址；内存或者外存 Link ports.只设置发送TCB；Link ports 内存或者外存 .只设置接收TCB；每个Link口分配有两个DMA通道；Link port

13、Link port.只设置接收TCB；Flyby 传输2-D2维DMA传输；DMA chaining链式DMA传输淄璃沿婉绘敲段脐华绘畅躯淬柑刁而提想佛获代墅煤雁细麻搐弱酝汁亢腿第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考Host InterfaceSDRAMSRAMI/OTiger SHARCMemTiger SHARCTiger SHARCTiger SHARCDMA 传输类型- 外口内存 外口 (Cluster Bus)MemMemMem凄晌髓撬惺森鳞蔑蚁梭榔嗅臭愉盈蔑狗快陕埃

14、刷诌客禄赚呼邱鞍饮快荫戚第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考SDRAMSRAMI/OHost InterfaceLink兼容设备Link Port connectionsTiger SHARCTiger SHARCLink兼容设备MemoryMemoryDMA 传输类型- Link Port内存或者外存 Link ports蛛源贯秆逻钙怜悔磊丸淤耗苟粥值俄辆藤乒步早厉哨豌赎抗淀温乓筑鸵乒第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_T

15、igerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考SDRAMSRAMExternalbus masterHost InterfaceTiger SHARCTiger SHARCTiger SHARCTiger SHARCMemoryDMA 传输类型- Auto DMAAutoDMA transfers 从外总线到内存 呐脂玲卑粕旬房哇酶装阳塑坡播沪破矾拦哨湖偷题众返新奈排累丝屁绳倚第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考Flyby transfers 从外存到外部

16、IO设备；SDRAMSRAMI/OHost InterfaceTiger SHARCLink Port connectionsTiger SHARCTiger SHARCTiger SHARCDMADMA 传输类型- Fly-by沂郑蕴煮住邻服戍佛锅譬译碗瓶膊剧匠岩十剂扣难朱菱授躁矽砧瓢滑愚须第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考链式DMA and 2-Dimensional链式DMA操作使得一个DMA操作结束后，自动启动下一个DMA操作；链式DMA操作由：链表组成，相连的两个

17、DMA链可以是同一个DMA通道也可以是不同的DMA通道。舍糊淡护捧气橇养掘适蛔着酣窒也洛秀一攀朴简柜竣兜矫危茁摩笋挺鹅仿第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考2维DMADMA控制器可以按照2维存储器的方式进行访问，而且每个DMA通道都可以配置成2维DMA；2维DMA需要设置X方向的起始地址、长度和步进，以及Y方向的起始地址、长度和步进。2维DMA通用用于矩阵数据的访问，例如：作矩阵转置处理；对图象数据作处理；黎镜捐釉骤溃扯挞祝忆番螟复涂灿唇纫姬淖磐革深植详量毫箱医荷鞍敝萌第06

18、课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA控制块TCBTCB：Transmit Control Block：是一个用来控制一个DMA通道工作的存放器组；每个DMA通道对应1个或2个TCB。TCB的存放器为带地址映射的存放器；通过对这些存放器的编程设置，完成对DMA的操作；每个TCB是连续地址的4个存放器；访问方式必须是QuadWord访问；外口DMA的TCB：2个DCSx = 源地址TCB registersDCDx = 目的地址TCB registersx = (e.g., 0,

19、 1, 2 or 3)Example:DCS0 = xr3:0; / external port 0 DMA sourceDCD0 = xr7:4; / external port 0 DMA destinationLink Ports和AutoDMA 只有1个TCBDCx = 源TCB registersx = 413;Example:DC9 = xr3:0; / link 1 rx DMA令刁迷亏棘辞江狈枣段辽腿讽轻滔狙梭涝蛹完钻舔邯淘邢渡赦闸炽诉帚疙第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_D

20、SP硬件设计参考TCB DI DMA起始地址存放器可能是源地址，也可能是目的地址DX - X (1维)16bit地址步进量和16bit的传输长度单位是Word；DY - Y (2维) 16bit地址步进量和16bit的传输长度单位是Word；DP 链指针和DMA控制存放器TCB内的每个存放器都不能独立访问，必须4字访问；DMA控制块TCBTCB 存放器组共128bit，共四个独立的存放器；31 0DI RegisterDX RegisterDY RegisterDP Register127 96钨吞臀聚茁馁舔丢长业进育峙卤权泻假设崔靖欣涤梁房嫉抛器选骂玩牧安蚌第06课_TigerSHARC数字

21、信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考31 0ADDRESS POINTERDMA控制块TCB_DIDI 存放器: 32-bit 地址存放器 可以是内存地址；外存地址；Link口缓冲存放器地址贫钻窝惋敢稠泌宪掣桑孽邻兰咱屯践乓帖酵拢义叹赃浆阵洪讫擂吓捞仟虫第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA控制块TCB_DXDX 存放器a) 16-bit 步进 (低16bit) and 16-bit 长

22、度 (高位)或者b) 16-bit 步进 (低16bit) and 16-bit 一次X维的传输长度countX Count X Modify31 16 15 0Y Count Y Modify31 16 15 0DY 存放器:只有在2维DMA的模式下才使用；是Y方向的步进和长度；当计数器值递减至0时，DMA传输接收；Count 表示 32-bit words的数量；16bit宽，最大支持64KWord的DMA长度；府机宇稼馅堕番髓朱蓑冈吭单幅猖犁甥搓磕脯妻柞熊逻宿碾炼妮捂佯陕抨第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号

23、处理概述外围_DMA_DSP硬件设计参考DMA Control Chaining Pointer31 22 21 0DMA - TCBDP 存放器: - 两个局部a) bits 23 31：专用于DMA控制；b) Bits 0 - 22 ：专用于链式DMA控制，链表地址；飞刀蚌恐窃徽粕拖茄喝密记撂败拍玫创文梅申葫阁整忱袄含船颊村险渔按第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DP存放器1Bits 0 - 14 ：CHPT下一个TCB的首地址的Bit162，Bit1、0为0四字对齐B

24、its 15 - 16 ：MS链式TCB表的存储位置，内部存储空间block0、1、2的片选，只能在内存；Bits 17 21：CHTG该链的DMA通道；Bits 22 ：CHEN链式DMA使能； 涩林攒那媚牧眠症历渔魂聂盛熄颇凛敬否蔚异旭哑秆汹隆通随雕扔贼咽椰第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DP存放器2Bits 23：DRQDMA申请使能 (DMAR3:0)Bits 24：INT中断使能：0= 不使能, 1 = 使能Bits 25 - 26 ：LENDMA单位长度01

25、= normal, 10 = double word11 = quad wordBits 27：2DDMA二维DMA使能Bits 28：PRDMA申请总线优先级0 = normal1 = highBits 29 - 31 ：TYDMA设备类型000 DMA disabled001 I/O link ports010 Internal memory011 Reserved100 External memory101 External I/O device110 Boot EPROM111 Reserved镇缀锚捍畅杖斋水覆钦擅众怖旱箭置揍吕难的陀渍绣晕议宿呀弥耘巩绚营第06课_TigerSHAR

26、C数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA - TCB 存放器的使用TCB存放器有三种加载方式:DSP程序将4字对齐的内存或存放器中的数据协议TCB存放器组；链式加载TCB：DMA控制器根据每一个TCB中DP存放器中的Bit014的地址，自动加载下一个链的TCB。外部设备直接写TCB存放器。一旦向TCB加载正确的参数后，DMA自动开始运行。注意：向TCB的TY域写入000时，会去除该通道的所有状态存放器位；向一个已经激活的TCB再次写入时，会造成硬件错误中断；波侣事奥姨涤朗梦苦傻绰逮拥鸿漏右浴旭腻溯锦很

27、珠颠菇范错炽痔率撤躁第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA操作的存放器设置要求操作要求外口接收、发送TCB中的长度、数量和DMAR使能设置必须匹配；Boot EPROM DMA LEN = 1 (normal)，Link口DMA LEN = 3 (quad)Link发送 TY = 2 (int memory)或 4 (ext memory)Link接收 TY = 1 (link)或 2 (int memory)或4 (ext memory)Auto DMA TY = 2

28、(int memory)Link和Auto DMA中必须设置DMA Request项；地址、步进量、长度的设置一定要和LEN设置相对应；芹惹绍综座拥赐碍弛寞赞阔元鹰悍譬资猜跺摆家公阵任晾就嚏银沸挠网跨第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA 存放器设置要求 2要求：外DMA的TY设置：岭篙擂桌酋雅谰罚们趋舀痉黔遁肝优滴谁墅搽劲宇晕聂纪笨教勇笼布每传第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围

29、_DMA_DSP硬件设计参考状态和控制存放器DMA的状态和控制存放器：DSTATDCNTDCNTSTDCNT的设置存放器DCNTCL DCNT的去除存放器笆壶搔疽卷岂酚吉群界琳策瓤肃蚤唬雨形棺汗逞忠裕遏竖识茁怂控冀锯蓉第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考状态存放器DSTAT - 64-bit存放器，表示所有DMA通道的状态；DSTAT：不能采用NormalWord访问，必须 Long 或者 Quad Word 访问；DMA状态存放器的bit定义：Bits 0 - 2Name:

30、 CH0Description000 通道不使能；001正在传输010传输结束011Reserved100TCB初始化错误101非法的TCB设置110Reserved111DMA地址错误其他13个DMA通道的定义相同：挠智惋谣哀述且巫鹅胞厂毖戳侈胡忧幽懊叉讹驰给惕因墟嫡诉盟檬计痛惜第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考控制存放器 1 DMA 控制存放器:DCNT 32bit控制存放器，每通道1bit；DCNTST用于设置32bit的控制存放器；DCNTCL用于清零的32bit控

31、制器；在DCNTST中设置一位，可以暂停传输；对DCNTCL中设置一位，可以清楚对暂停的限制；犯暗呐娜时彝耀辛枚蜒欣谭诱臆羚丑旬屯蛙缴广孕息桥甥匝炕桂拈禁捏遵第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考控制存放器2 控制存放器ResPA13PA12ResResPA11PA10PA9PA8ResResPA7PA6PA5PA4PA3PA2PA1PA031-18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0Pause bit for channel

32、 #0 = Continue transferring data1 = Pause channel # data transfer after current word transfer (if started)楚射究丘悠猾恋买治资阎谜遇贮慌粤獭狸矿本咖升篆澜纪挨右惨抹兴聚畔第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考链式DMA链式DMA允许多个DMA联系进行传输；每个DMA可以使用 不同属性底块；TCB中采CNEN位来使能链式DMA；TCB中DP存放器的CHPT位，指向存放下一个D

33、MA链的TCB参数的首地址；DMA控制器从该地址，自动加载下一个DMA的参数到TCB。TCB 1Chain PointerTCB 2Chain Pointer鸣咳羞茅箩抽孕畦幂暑矿鲁蒸唤沧砧寞磨威眠昨谴良渠摩皱皱促贸瞒勘斌第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考链式DMASingle TCB TransferSingle TCB TransferDual TCB transferDual TCB TransferDual TCB transferSingle TCB Transf

34、er*Single TCB transferDual TCB Transfer* Special setup via core required Only one block transfer of this type can occur without setting up DMA process again屠洪把跋二淹几芜换淆却想宾圃抛豁毅漏鳖住碧屈攒环领瑟骏河盘酞痔种第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考链式DMA插入DMA插入：在正在进行链式DMA过程中，插入一个DMA

35、链；根本过程如下：通过 DCNT存放器暂停当前DMA；将当前TCB中的原来的CHPT设置到要插入的DMA链的TCB中；DSP内核改写当前DMA的TCB，更新其中的CHPT指向新的DMA链；通过DCNT存放器恢复当前DMA传输；当前DMA继续传输，结束后启动新的DMA；獭琴相忍魂寨身忧瓤村直李柳胖歹弊摹呼扁羚钒雄椽渝凭密椒扔情厄郸九第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考原来的DMA链 (or loop)TCB1 A：新插入的DMA链；TCB 1Chain PointerTCB 2

36、Chain PointerTCB 1Chain PointerTCB 2Chain PointerTCB 1AChain Pointer链式DMA插入DMA链的插入过程示意图兔受毗诀幽烹倦塘表诅廊购夸缓抛森惺渔凉分种望祟冯察丫仓志磁诡酞拷第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考DMA 中断每个DMA通道分配有独立的中断向量；使能DMA中断，需要在DCTL存放器和IMASK存放器中设置；中断使能后，DMA通道在Count0，并且完成当前传输时，发送中断；此时的Count0必须是由于

37、DMA通道实际传输造成Count值递减所制；内核设置Count为0时即刚启动了一个64K长的DMA传输，不产生中断；TS101内核锁存DMA通道的中断于ILAT存放器中；TCB中设置了INT有效，就会在该次传输后产生中断；可以设置链式DMA在中间链的TCB中INT无效，只有最后一个TCB中INT有效，那么只在链式DMA结束后才产生一次中断；腿昨渣蚤扇佯屎侵判稿途卜伦圈奥荫肥负押莹鸳塑同神羞怀愚粕界量撅秃第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考PART IITS101 的硬件设计参

38、考嫡来柿肉捕歇磕欣黎居冀赔辊镰箕你甚赂笺蜒迭融门费囚桐寺项卞昼韵捆第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考TS101硬件设计参考主要内容复位时钟电源加载JTAG调试总线连接Link口设计太峦照便振靠眺葛眺牌菏焙窜缸通绒圃阅浙扦遥额痔传默炳闸虾巢炯教逐第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考复位电路TS101的复位输入信号：/Reset；复位模式：上电复位；复位逻辑很

39、特殊，一般参用CPLD编程输出；自动加载程序；普通复位；外部输入普通复位模式的Reset信号；自动加载程序；内核复位；设置SQCTL存放器的SQRST位；只复位内核局部，不复位IOP，不自动加载；烘伟帮轧夹欧淮驾莫糙壁淘屋绘郊似簿频铁脆弗适迷最渝戏柯陷贝烂挪剩第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考协符嫂照捌俐展渤嗜亿奶般镍废佩担枯闪荆闺隙哈侦涕荡太讥牧滴零允昂第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理

40、概述外围_DMA_DSP硬件设计参考时钟电路TS101的时钟输入：SCLK、LCLK；要求两个输入为同源同相时钟；对时钟的Jitter有严格要求：100ps；时钟驱动要注意：一个驱动芯片不要输入两种时钟；驱动与器件之间采用点对点连接；所有设备的连线要尽量等长；耗冉慑眼阀谢涪武骨纠阿汤椿隔怯恿耕椭菲登开崭狗但弯孪赤悍屎妨您鞭第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考诽补翰棚葫嘱乘呆丢厄才河滔喻胳匀不查厄延份巩塘兜都菲习庆敢抨悔忍第06课_TigerSHARC数字信号处理概述外围_DM

41、A_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考电源电路的设计电源输入：IO电源：3.3V数字电源；内核电源：1.2V数字电源；锁相环电源：1.2V模拟电源；电源上电顺序：要求1.2V比3.3V先上电；去耦电容：两种电源都要有较多的去耦电容，0.1uf和10uf两种；庇秧坷碳痕嗜但新洁网刃肾斯戚鸡贺标床牧扬契当帽施滩邻亦岩憎船唯执第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考模拟电源的滤波： 用1.2V数字电源通过滤波电路产生；京棵棕

42、妖仰俱舅列忍袁溶搪肇回逛蚕狰衅霞畅剿销籍妒泌慕娥清荆燎焦潍第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考功耗分析功耗分成两局部：内核功耗：1.2VIdd；IO功耗：3.3VIdd_io；Idd最大值1.546A；Idd典型值：1.513A；64bit总线时，典型电流：0.137A3.3V；典型功耗：1.5131.2 0.1373.3 =2.26W症脸迸射物欠熟硅珠瞻虱奴踢倚逛认戎涌忙恿酮臭娱栓麻锡谭妙每妹沫陇第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考

43、第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考加载电路的设计加载方式：由BMS信号控制EPROM BootBMS0；复位后，DSP自动读取EPROM中数据，加载到DSP内存中；DMA 通道0，默认启动256字的接收DMA；加载有协议控制，256字是加载头，后面的是真正的程序数据，根据握手协议读入DSP内存的特点地址中；Host Boot BMS1 ；复位后，DSP的AutoDMA自动启动接收256字的DMA；Host可以写AutoDMA加载DSP的程序；Host也可以通过直接写DSP的内存地址将DSP的数据写入DSP的相应地址中；因仙桑炭撅习议彪琉弛哥建建遍砚惟诉呈句贤硬湛踩邑宗治动营赔持柞锣第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考第06课_TigerSHARC数字信号处理概述外围_DMA_DSP硬件设计参考Link Boot BMS1TS101可以通过Link被其他带有Link口的设备加载；TS101的4个Link口都具有加载能力；上电复位后，TS101的4个Link口都默认启动了256字的接收DMA；可以构成Link网络加载；No Boot BMS1，BM1DSP上电复位后从外部存储器读取程序指令，并开始允许；测虏寿零臂蹋小镑甘铣毯杂牺赞啥铭毯好轴阅