EDA设计流程及其工具_QUARTUS_II_快速设计指南（69页)ppt课件

1、EDA设计流程及其工具Quartus II 快速操作指南 课程讲义.本章参考资料本章只是关于QUARTUS II软件的 简明操作指点，未罗列该软件的一切功能。关于该软件的详细操作过程 可从以下渠道得到：该软件的help。本讲义第9章 设计优化二，讨论了各种编优化编译设置的含义，以及如何阅读编译报告。Altera Corporation，intro_to_quartus2_chinese， altera。Altera Corporation，quartusii_handbook， altera 本章内容安装与答应License工程与文件类型project & files typeQuartus

2、II菜单简介设计输入(design input)器件与引脚指配(device & pin assignment)编译和综合(compilation and synthesis)仿真(simulation)编程与配置(program and configuration)安装步骤下载免费版本安装恳求答应文件License File)设置答应文件License File)运转安装步骤Quartus II 软件可以从ALTERA公司网站上免费下载。目前版本为5.0quartusii_50_web_edition_singleV5.0版本的文件大小为221M字节。答应文件恳求如何恳求？安装完成后，需求从

3、ALTERA公司网站上恳求答应文件，在恳求答应文件时需求输入安装PC机的网卡物理号码(NIC ID) 或者 硬盘序列号C disk serial number,此2个号码可从：Quartus II-Tools-License Setup的窗口中得到。 建议运用NIC ID恳求答应文件，这样可防止格式化硬盘呵斥的硬盘号更改。答应文件的恳求是免费的，并经过电子邮件传给恳求人，答应文件设置进入 Quartus II-Tools-License Setup-License file。工程project Project内容：All of the design files and other relate

4、d files necessary for the successful compilation, simulation, and programming of a design一个设计为一个Project, 一切 Project的内容包含在一个工程文件中。在设计开场时必需指定创建一个Project文件Quartus II的工程文件扩展名为“.qar主要输入文件类型files typeQuartus II Project File设计输入.qpfVHDL Design File.vhdVerilog Design File.vBlock Design File.bdfMemory Initia

5、lization File.mifSymbol File.symQuartus II Settings File指配.qsfwaveform files仿真.vwf主要输出文件类型files typeProgrammer Object File编程文件.pofSRAM Object File配置文件.sofPin-Out File引脚输出文件（可用于核对硬件连接关系）.pin11功能正确满足需求编程下载设计想象QuartusII 设计流程设计正确设计想象 分析设计要求，确定技术道路 设计模块划分 可否利用现成IP核？ 能否需求运用NIOS？1213创建工程 & 选择器件14创建工程 & 选择器

6、件15创建工程 & 选择器件16创建工程 & 选择器件17假设器件设置错了，还可以经过该选项进展修正创建工程 & 选择器件功能正确满足需求设计想象编程下载QuartusII 设计流程设计正确1819设计输入硬件描画言语 VHDL Verilog HDL20在Quartus II 环境中可以运用以下器件来组建原理图： 库中的元器件 宏功能模块 由VHDL、Verilog文件生成的模块设计输入原理图21设计输入创建原理图22分析综合编译胜利，语法正确23分析综合编译失败，有语法错误。可以经过双击红色信息来找到错误语句24功能仿真与时序仿真功能仿真，是指在不思索器件延时和布线延时的理想情况下对源代码

7、进展逻辑功能的验证。时序仿真是在规划布线后进展，它与特定的器件有关，包含了器件和布线的延时信息，主要验证程序在目的器件中的时序关系。25建立鼓励波形26建立鼓励波形27建立鼓励波形28建立鼓励波形29复位十进制计数波形仿真结果30点击引脚绑定，弹出如下对话框引脚绑定31引脚绑定32完全编译33完全编译34完全编译35点击快捷菜单中的Programmer，弹出下载窗口。将DE2与主机衔接好后，按照左图所示步骤进展下载。编程下载Quartus II主菜单编译仿真编程File菜单Project菜单顶层设计文件设置电源估算文件生成将设计文件参与工程中Assignments菜单器件和引脚指配编译设置Pr

8、ocessing菜单启动编译启动仿真Tools菜单器件编程看RTL电路图答应文件设置设计输入(design input)设计输入步骤建立工程文件File-New Project Wizard 编写设计文件代码或者画出原理图File-New-Device Design Files- 将设计文件参与到工程文件中Project-Add/Remove File in Project VHDL设计输入原理图设计输入VHDL设计输入文件称号必需和ENTITY名一致原理图设计输入元件符号调入生成符号块绘制节点连线绘制节点总线衔接绘制导线工具粘连挪动线段选中原理图设计输入：符号调入按下mouse右键原理图设计

9、输入：符号调入续前库符号符号文件也可以是？VHDL代码得到！如何将VHDL设计文件变成符号文件.sym?将VHDL代码生成符号文件*.sym一个例子器件与引脚指配(device & pin assignment) 经过对话窗指配Assignments - DeviceAssignments - Pins经过“*.qsf文件指配“XXX.qsf是一个文本文件，包含了设计工程一切的配置信息，其中包括器件和引脚信息器件指配：Assignments - Device-Device & Pin Options- GeneralJTAG User CodeSpecifies a hexadecimal n

10、umber for the device selected for the current Compiler settings. The JTAG user code is an extension of the option register. This data can be read with the JTAG USERCODE instruction.If you turn on Auto usercode, this option is dimmed to indicate that it is not available.This option is available for a

11、ll Altera devices supported by the QuartusII software except FLEX6000 devices.Device & Pin Options- Unused Pins未用引脚普通接地Device & Pin Options- Configuration引脚指配：Assignments - Pins-经过“*.qsf文件指配# Pin & Location Assignments# =set_location_assignment PIN_1 -to a00set_location_assignment PIN_2 -to a04set_l

12、ocation_assignment PIN_3 -to a02编译和综合(compilation and synthesis)假设 编码设计 完成 假设 器件和引脚指配 完成那么我们 就可以 开场编译了！请进入：Processing -Complitaion 看RTL图假设编译经过，那么 我们还可以看 VHDL代码的RTL图Tools- RTL Viewer 仿真(simulation)Quartus II的simulation功能使得 FPGA代码设计 和 PCB设计 同步 或者 超前 进展.必需选择 进展那种类型？Function & Timing 如何启动仿真：Processing-S

13、tart Simulation 仿真(simulation):步骤建立“.VWF文件File-New-Other Files-Vector Waveform file 设置仿真的时间分辨率和仿真时长Edit-End TimeEdit-Grid Size选择 仿真类型Function & Timing定义输入波形启动仿真：Processing-Start Simulation 察看仿真结果输出信号的波形选择 仿真类型：Project-Setting-Simulator 定义输入波形编程与配置(program and configuration)设置编程硬件编程电缆选择Tools-Programm

14、er-Hardware Setup设置下载方式Tools-Programmer-Mode调入编程文件Tools-Programmer-Add File启动编程Tools-Programmer-Start设置编程硬件编程电缆选择Tools-Programmer-Hardware Setup设置下载方式FPGA 配置EPCS1，EPCS4等编程EPC2,CPLD等编程启动编程JTAG User CodeSpecifies a hexadecimal number for the device selected for the current Compiler settings. The JTAG user code is an extension of the option register. This data can be read with the JTAG USERCODE instruction.If you turn on Au