第五章数字电路

1、1数字电路与逻辑设计数字电路与逻辑设计第五章第五章 触发器触发器西安邮电学院西安邮电学院“校级优秀课程校级优秀课程”2目的与要求：目的与要求：重点与难点：重点与难点：第五章第五章 触发器触发器1. 1. 理解触发器基本概念；理解触发器基本概念；2. 2. 理解触发器的结构及工作原理；理解触发器的结构及工作原理；3. 3. 掌握触发器逻辑功能的描述；掌握触发器逻辑功能的描述；4. 4. 掌握触发器的典型应用。掌握触发器的典型应用。 触发器外部逻辑功能、触发方式。触发器外部逻辑功能、触发方式。3 5.1 5.1 概概 述述 5.2 5.2 基本基本R-SR-S触发器触发器 5 5.3 .3 钟控钟

2、控( (同步同步) )触发器触发器 5.4 5.4 主从触发器主从触发器 5.5 5.5 边沿触发器边沿触发器 第五章第五章 触发器触发器4两两大大类类逻逻辑辑电电路路 组合电路：组合电路： 时序电路：时序电路：结构上没有反馈线，功能上没有记忆功能结构上没有反馈线，功能上没有记忆功能；电路的输出仅仅与当时的输入有关。电路的输出仅仅与当时的输入有关。结构上有反馈线，功能上有记忆功能；结构上有反馈线，功能上有记忆功能；电路的输出不仅与当时的输入有关，而电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。且还与电路原来的状态有关。 5.1 5.1 概述概述52.2.触发器特点触发器特点: :

3、3.3.触发器分类触发器分类: : 时序逻辑电路的最基本单元；能够存储一位二进时序逻辑电路的最基本单元；能够存储一位二进制信息。制信息。(1)(1)有两个能够保持的稳定状态，分别用来表有两个能够保持的稳定状态，分别用来表示逻辑示逻辑0 0和逻辑和逻辑1 1。(2)(2)在适当输入信号作用下，可从一种状态翻在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。获得的新状态保存下来。按按触发方式触发方式分：电位触发方式、主从触发方式及边沿触发方式分：电位触发方式、主从触发方式及边沿触发方式按按逻辑功能逻辑功能分：分：R

4、-SR-S触发器、触发器、D D触发器、触发器、J-KJ-K触发器和触发器和T T触发器触发器1.1.触发器触发器: :5.1 5.1 概述概述6 5.2.1 5.2.1基本基本RSRS触发器触发器 SD & Q Q & RD G1 G2 S Q Q R 反馈反馈输入端输入端输出端输出端由两个与非门通过反馈构成由两个与非门通过反馈构成逻辑符号逻辑符号 1.1. 电路结构与逻辑符号电路结构与逻辑符号以以Q Q端的状态表示触发器状态：端的状态表示触发器状态：Q=1Q=1即触发器为状态即触发器为状态1 15.2 5.2 基本基本RSRS触发器触发器Q=0Q=0即触发器为状态即触发器为状态0 072.

5、2.工作原理析工作原理析 SD & Q Q & RD G1 G2 1 11 1 SD & Q Q & RD G1 G2 1 10 01 10 01 10 01 11 1原状态原状态0Q 1Q原状态原状态1Q 0Q1) 1) 触发器触发器保持：当保持：当 =1=1； =1=1，触发器保持原来的状态不变，触发器保持原来的状态不变DSDR5.2 5.2 基本基本RSRS触发器触发器8 SD & Q Q & RD G1 G2 0 01 1 SD & Q Q & RD G1 G2 原状态原状态Q=1Q=1原状态原状态Q=0Q=01 10 01 10 01 10 01 11 10 02) 2) 触发器置触

6、发器置1 1： 当当 =0=0； =1=1，无论触发器原状态如无论触发器原状态如何，都会转变为何，都会转变为1 1态态DSDR5.2 5.2 基本基本RSRS触发器触发器9 SD & Q Q & RD G1 G2 1 10 0原状态原状态Q=XQ=Xx x1 10 03) 3) 触发器置触发器置0 0： 当当 =1=1； =0=0，无论触发器原状态如何，无论触发器原状态如何，都会转变为都会转变为0 0态态DSDR5.2 5.2 基本基本RSRS触发器触发器10 SD & Q Q & RD G1 G2 0 00 0原状态原状态Q=XQ=X1 11 1而当而当 =0=0； =0=0同时撤消后，同时

7、撤消后，触发器新状态不能确定触发器新状态不能确定DSDR为避开禁止状态，输入信号不应同时出现为避开禁止状态，输入信号不应同时出现 =0=0； =0=0DSDR4) 4) 触发器禁止状态：触发器禁止状态： 当当 =0=0； =0=0时，时，触发器输触发器输出出Q和和 均为均为1 1DSDRQ5.2 5.2 基本基本RSRS触发器触发器113.3.触发方式触发方式 SD & Q Q & RD G1 G2 0 11 01 0置置1 1端（端（SetSet）置置0 0端（端（ResetReset）基本基本RSRS触发器的触发方式属触发器的触发方式属电平触发电平触发触发器状态端触发器状态端 S Q Q

8、R 5.2 5.2 基本基本RSRS触发器触发器1211001000010100011110101011110011逻辑功能表逻辑功能表保保 持持置置 1 1置置 0禁禁 止止4.4. 逻辑逻辑功能功能新状态Q原状态QDSDR+ =1DSDR5.2 5.2 基本基本RSRS触发器触发器13逻逻辑辑符符号号 真值表真值表0 10 11 01 00 00 01 11 1Q Q0 10 11 01 0不定不定不变不变小圆圈表示小圆圈表示低电平置零低电平置零小圆圈表示小圆圈表示低电平置低电平置1 1电平触发触发器：电平触发触发器：触发器输出状态的变化取触发器输出状态的变化取决于输入信号的电平值的决于输

9、入信号的电平值的变化，将其称为变化，将其称为电平触发电平触发触发器触发器5 5、与非门构成的基本与非门构成的基本R RS S触发器逻辑功能描述触发器逻辑功能描述DSDR ：置零或复位端（低电平置零）：置零或复位端（低电平置零） ：置：置1 1或置位端（低电平置）或置位端（低电平置）Q Q：触发器原端或：触发器原端或1 1端端Q ：触发器非端或：触发器非端或0 0端端DRDS5.2 5.2 基本基本RSRS触发器触发器141 1 状态转换状态转换真值表：真值表： 0 00 00 10 10 00 01 11 10 01 10 00 00 01 11 10 01 10 00 01 11 10 01

10、 11 11 11 10 00 01 11 11 11 1Q Qn nQ Qn+1n+1状态转换真值表状态转换真值表DSDR根据真值表建立起输入信号根据真值表建立起输入信号 及及 、触、触发器的原状态发器的原状态Q Qn n（现态）与触发器的新状态（现态）与触发器的新状态Q Qn+1 n+1 （次态）之间的关系表（次态）之间的关系表DSDR5.2 5.2 基本基本RSRS触发器触发器5.2.2 5.2.2 触发器逻辑功能的描述方法触发器逻辑功能的描述方法152 2 次态卡诺图次态卡诺图3 3 特征方程特征方程1SRDDQQnDD1nRS（约束条件）（约束条件）DSDRnQ10110001000

11、111105.2 5.2 基本基本RSRS触发器触发器164 4 状态转移图状态转移图0基本触发器基本触发器状态转移图状态转移图01DD SR，10DD SR，1DD SR DD1SR5.2 5.2 基本基本RSRS触发器触发器17QnQn+1SDRD 说说 明明0 00 01 1X0 0状态不变状态不变0 01 10 01 1置置1 11 10 01 10置置0 01 11 1X X11 1状态不变状态不变5 5 激励表激励表5.2 5.2 基本基本RSRS触发器触发器18 画工作波形的方法：画工作波形的方法：a)a) 根据触发器动作特征确定状态变化的时刻根据触发器动作特征确定状态变化的时刻

12、b)b) 根据触发器的逻辑功能确定根据触发器的逻辑功能确定新状态新状态 S R Q Q 0 01 11 11 10 01 11 11 10 01 11 11 10 01 11 11 10 00 0不不定定不变不变禁止禁止置置1 1不变不变置置1 1 不变不变置置0 0不变不变工作波形能直观地表示触发器输入工作波形能直观地表示触发器输入信号与输出信号之间的时序关系信号与输出信号之间的时序关系6 6 波形图波形图时钟触发器逻辑功能：时钟触发器逻辑功能：5 5种描述方式种描述方式+ +波形图波形图初始状态为初始状态为05.2 5.2 基本基本RSRS触发器触发器19例例1 1 在用与非门组成的基本在

13、用与非门组成的基本RSRS触发器中，设初始状态为触发器中，设初始状态为0 0，知输入知输入R R、S S的波形图，画出两输出端的波形图。的波形图，画出两输出端的波形图。RSQQ初始状态为初始状态为05.2 5.2 基本基本RSRS触发器触发器205.2.3 5.2.3 基本触发器的特点总结基本触发器的特点总结1.1.有两个互补的输出端，有两个稳定的状态。有两个互补的输出端，有两个稳定的状态。2.2.有复位、置位、保持三种功能。有复位、置位、保持三种功能。3.3.复位输入端、置位输入端，可以是低电平有效，复位输入端、置位输入端，可以是低电平有效， 也可以是高电平有效，取决于触发器的结构。也可以是

14、高电平有效，取决于触发器的结构。4.4.由于反馈线的存在，无论是复位还是置位，有效由于反馈线的存在，无论是复位还是置位，有效 信号只需要作用很短的一段时间。信号只需要作用很短的一段时间。5.2 5.2 基本基本RSRS触发器触发器215.3 5.3 钟控（同步）触发器钟控（同步）触发器 S CP R & & & & G3 G1 G2 G4 Q4 Q3 Q Q S CP R Q Q 逻辑符号逻辑符号 电路结构电路结构1.1.电路结构及逻辑符号电路结构及逻辑符号电路结构：由基本电路结构：由基本RSRS触发器和时钟脉冲控制门电路组成。触发器和时钟脉冲控制门电路组成。5.3.1 5.3.1 钟控钟控R

15、SRS触发器触发器222.2. 工作原理工作原理 S CP R & & & & G3 G1 G2 G4 Q4 Q3 Q Q S=0S=0；R=0R=0：Q Qn+1n+1=Q=Qn n S=1S=1；R=0R=0：Q Qn+1n+1=1=1 S=0 S=0；R=1R=1：Q Qn+1n+1=0=0 S=1S=1；R=1R=1：禁止：禁止CP=1CP=1：CP=0CP=0：状态不变：状态不变0 0 1 1& &状态发生变化状态发生变化5.3 5.3 钟控（同步）触发器钟控（同步）触发器23S SR RQ Qn+1n+1 说说 明明0 00 0Q Qn n状态不变状态不变0 01 10 0置置0

16、01 10 01 1置置1 11 11 1禁止状态禁止状态QnS SR RQn10 00 00 00 00 00 01 10 00 01 10 01 10 01 11 1X X1 10 00 01 11 10 01 10 01 11 10 01 11 11 11 1X X3.3.逻辑功能描述（在逻辑功能描述（在CP=1CP=1）1)1) 功能表功能表2)2) 状态转换真值状态转换真值表表RS RS 触发器次态卡诺图触发器次态卡诺图3) 3) 次态卡诺图次态卡诺图 0 1 0 0 1 1 S 1 RQn 0 00 01 11 10 10nnQSR QS R（约束条件）（约束条件）4) 4) 特征

17、方程特征方程5.3 5.3 钟控（同步）触发器钟控（同步）触发器24 6) 6) 状态转换图状态转换图 1 0 S=0S=0R=1R=1S=1S=1R=0R=0S=xS=xR=0R=0S=0S=0R=xR=x时钟触发器逻辑功能：时钟触发器逻辑功能：5 5种描述方式种描述方式+ +波形图波形图Q Qn nQ Qn+1n+1S SR R 说说 明明0 00 00 0X X0 0状态不变状态不变0 01 11 10 0置置1 11 10 00 01 1置置0 01 11 1X X0 01 1状态不变状态不变5)5) 激励表激励表5.3 5.3 钟控（同步）触发器钟控（同步）触发器25 CP S R

18、Q SRQn+1 00Qn 01 0 10 1 11 同步同步RSRS触发器真值表触发器真值表在在CPCP为低电平期间其状态不变。为低电平期间其状态不变。 在在CPCP为高电平期间的为高电平期间的R R、S S信号影响触发器的状态。信号影响触发器的状态。7 7）工作波形）工作波形初态为初态为0 05.3 5.3 钟控（同步）触发器钟控（同步）触发器265.3.2 5.3.2 钟控钟控D D触发器触发器1.1.电路组成电路组成&QQ&CPD5.3 5.3 钟控（同步）触发器钟控（同步）触发器272.2.特征方程特征方程CP=1CP=1时，特征方程时，特征方程3.3.状态转移真值表状态转移真值表D

19、Qn1DQn+100115.3 5.3 钟控（同步）触发器钟控（同步）触发器28nQ1nQ01000011111D04.4.状态转移图状态转移图5.5.激励表激励表5.3 5.3 钟控（同步）触发器钟控（同步）触发器295.3.3 5.3.3 钟控钟控J JK K触发器触发器1.1.电路组成电路组成&DRDSQQ&JKCP5.3 5.3 钟控（同步）触发器钟控（同步）触发器302.2.特征方程特征方程CP=1CP=1时，特征方程时，特征方程3.3.状态转移真值表状态转移真值表nnnQKQJQ111101010Qn00Qn+1KJ nQ5.3 5.3 钟控（同步）触发器钟控（同步）触发器31nQ

20、1nQ01000011111JK04.4.状态转移图状态转移图5.5.激励表激励表5.3 5.3 钟控（同步）触发器钟控（同步）触发器325.3.4 5.3.4 钟控钟控 T T 触发器触发器1.1.电路组成电路组成&DRDSQQ&TCP5.3 5.3 钟控（同步）触发器钟控（同步）触发器332.2.特征方程特征方程CP=1CP=1时，特征方程时，特征方程3.3.状态转移真值表状态转移真值表nnnQTQTQ11Qn0Qn+1TnQ5.3 5.3 钟控（同步）触发器钟控（同步）触发器344. 4. 状态转移图状态转移图5.5.激励表激励表5.3 5.3 钟控（同步）触发器钟控（同步）触发器35例

21、例1 1 钟控钟控RSRS触发器及逻辑门组成如下时序电路，其输入触发器及逻辑门组成如下时序电路，其输入CPCP、D D端波形如图所示，设触发器初态为端波形如图所示，设触发器初态为1 1，试画出触发器，试画出触发器Q Q 端的输出波形。端的输出波形。 1 D S Q Q R CP D CP Q CP 解：时钟解：时钟RSRS触发器触发器S=DS=D，R= D, R= D, 电路只有置电路只有置0 0、置、置1 1两种逻两种逻辑动作。辑动作。 S(R)5.3 5.3 钟控（同步）触发器钟控（同步）触发器365.3.55.3.5电位触发方式的工作特性电位触发方式的工作特性1.1.电位触发方式电位触发

22、方式当钟控信号当钟控信号CPCP为低（高）电平时，触发为低（高）电平时，触发器不接受输入激励信号，触发器状态保持不变；当钟控信号器不接受输入激励信号，触发器状态保持不变；当钟控信号CPCP为高（低）电平时，触发器接受输入激励信号，状态发生为高（低）电平时，触发器接受输入激励信号，状态发生转移。转移。2.2.电位触发方式的特点：电位触发方式的特点：在约定钟控信号电平（在约定钟控信号电平（CP=1CP=1或或CP=0CP=0）期间，输入激励信号的）期间，输入激励信号的变化都会引起触发器状态的改变；变化都会引起触发器状态的改变；在约定钟控信号电平（在约定钟控信号电平（CP=0CP=0或或CP=1CP

23、=1）期间，无论输入激励信）期间，无论输入激励信号如何变化，触发器状态保持不变。号如何变化，触发器状态保持不变。5.3 5.3 钟控（同步）触发器钟控（同步）触发器37 CP S R Q 钟控钟控RSRS触发器在触发器在CPCP的有效电平期间，的有效电平期间，R R、S S如果发生多次变化，如果发生多次变化，触发器的状态也随着变化多次。对信号的敏感时间长，抗干扰触发器的状态也随着变化多次。对信号的敏感时间长，抗干扰能力差能力差。3.3.钟控钟控RSRS触发器存在的空翻现象触发器存在的空翻现象解决办法解决办法? ? Q & & 2 1 & 3 & 4 R S Q 5.3 5.3 钟控（同步）触发

24、器钟控（同步）触发器385.4 5.4 主从触发器主从触发器一、一、 主从触发器基本原理主从触发器基本原理为了避免空翻现象可以采用具有存储功能的触发引导电为了避免空翻现象可以采用具有存储功能的触发引导电路，主从结构的触发器就是这类电路。路，主从结构的触发器就是这类电路。 从触发器主触发器1QQQQKJCP主从JK触发器原理框图 395.4 5.4 主从触发器主从触发器 输出状态变化的时刻在时钟的下降沿。输出状态变化的时刻在时钟的下降沿。 输出状态如何变化，则由时钟输出状态如何变化，则由时钟CPCP下降沿到来前一瞬间的下降沿到来前一瞬间的R R、S S值按值按RSRS触发器的特征方程来决定。触发

25、器的特征方程来决定。 1 1、主从、主从RSRS触发器触发器SCPRG 8G7G 9G 5G 6&1QQG 3G1G 2G4主触发器主触发器 从触发器从触发器 1 1&QQ0 00 01 1&CP=1时，主时，主FF接收激励信号，其状态方程为：接收激励信号，其状态方程为：nn1nQRSQRS主主QCP由由1跳变到跳变到0时，主时，主FF封锁，从封锁，从FF状态改变，其状态方程为：状态改变，其状态方程为：nnnQRSQQ11主CP=0期间，主期间，主FF封锁，由于封锁，由于Q主主不变，从不变，从FF输出不再变化。输出不再变化。40 J CP K & & & & & & & & 1 & & G8

26、G7 G10 G11 G9 G3 G1 G2 G4 G6 G5 Q Q Q Q 5.4 5.4 主从触发器主从触发器2 2、主从、主从JKJK触发器触发器主触发器主触发器 从触发器从触发器 将将S=JQn、R=KQn代入主从代入主从RSFF状态方程即可得到主从状态方程即可得到主从JKFF的状态方程为：的状态方程为：nnnQKQJQ1415.4 5.4 主从触发器主从触发器二、二、 主从主从JKJK触发器主触发器的一次翻转触发器主触发器的一次翻转所谓一次翻转现象是指在所谓一次翻转现象是指在CPCP=1=1期间，主触发器接收了输入激期间，主触发器接收了输入激励信号发生一次翻转后，主触发器状态就一直

27、保持不变，它励信号发生一次翻转后，主触发器状态就一直保持不变，它不再随输入激励信号不再随输入激励信号J J、K K的变化而变化。的变化而变化。 在在CPCP=1=1期间主触发器的状态转移方程为：期间主触发器的状态转移方程为：1nnnnnDDQSRQJQKQ Q主主主主主 nnQQ主nnQQ主1nnnnnQJQKQ QQ主由于在主触发器的状态发生改变之前，即由于在主触发器的状态发生改变之前，即CPCP=0=0时，时，如果，在如果，在CPCP由由0 0正向跳变为正向跳变为1 1或或CPCP=1=1期间，主触发器接收激期间，主触发器接收激由上式可见，在由上式可见，在CP=1CP=1期间，一旦主触发器

28、发生一次翻转后，主期间，一旦主触发器发生一次翻转后，主触发器状态就一直保持不变，而与触发器状态就一直保持不变，而与J J端和端和K K端的状态无关。这就端的状态无关。这就是主从是主从JKJK触发器一次翻转现象。触发器一次翻转现象。励信号，状态发生翻转，即励信号，状态发生翻转，即，将该式代入上式，得：，将该式代入上式，得：425.4 5.4 主从触发器主从触发器主从主从JKJK触发器数据输入端抗干扰能力较弱。触发器数据输入端抗干扰能力较弱。 主从主从JKJK触发器的工作波形图触发器的工作波形图二、二、 主从主从JKJK触发器主触发器的一次翻转触发器主触发器的一次翻转435.4 5.4 主从触发器

29、主从触发器三、主从触发器的脉冲工作特性三、主从触发器的脉冲工作特性 以上图以上图 所示电路为例来说明触发器工作时，对时钟所示电路为例来说明触发器工作时，对时钟CPCP及激励信号及激励信号J J、K K的要求。的要求。 时钟时钟CPCP由由0 0上跳至上跳至1 1及及CPCP=1=1的准备阶段，要求：的准备阶段，要求：CPCP=1=1的持续期的持续期t tCPHCPH22t tpdpd。 CPCP由由1 1下跳至下跳至0 0时，主触发器的状态转移至从触发时，主触发器的状态转移至从触发器。器。 要求：要求：要求要求CPCP=0=0的持续期的持续期t tCPLCPL33t tpdpd。 为了保证触发

30、器能可靠地进行状态变化，允为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为许时钟信号的最高工作频率为max115CPCPHCPLpdfttt445.5 5.5 边沿触发器边沿触发器边沿触发器不仅可以克服电位触发方式的多次翻转现象，而边沿触发器不仅可以克服电位触发方式的多次翻转现象，而且仅在且仅在CPCP上升沿或下降沿，才对输入信号响应，这样大大提上升沿或下降沿，才对输入信号响应，这样大大提高了抗干扰能力，工作更为可靠。高了抗干扰能力，工作更为可靠。 一、一、 维持维持阻塞式阻塞式D D触发器触发器 维持维持阻塞式阻塞式D D触发器触发器 RD D SD & & & & & &

31、G5 G6 G3 G4 G1 G2 Q Q CP 预预置置端端清清零零端端1 10 01 10 00 01 11 11 11 11 11 11 11 10 0基本基本RS触发器触发器455.5 5.5 边沿触发器边沿触发器CPCP0 0维持维持阻塞式阻塞式D D触发器触发器 RD D SD & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 SD=RD =1 &0 01 11 11 11 1Qn+1=Qn&D DD DDQ 5DQ 6CP = 0 期间期间D信号存于信号存于Q611465.5 5.5 边沿触发器边沿触发器CPCP由由0 0变变1 1

32、维持维持阻塞式阻塞式D D触发器触发器 RD D SD & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 DQn 1DQn 1&D DD DD DD DD DD DSD=RD =1 11475.5 5.5 边沿触发器边沿触发器CPCP1 1维持维持阻塞式阻塞式D D触发器触发器 RD D SD & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 SD=RD =1 &D DD D1 1若若Q3=0， Q4=1 0 01 11 10 0置置0维持线维持线1 10 01 1置置1阻塞线阻塞线11485.5

33、5.5 边沿触发器边沿触发器CPCP1 1维持维持阻塞式阻塞式D D触发器触发器 RD D SD & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 &D DD D1 1若若Q3=1， Q4=0 1 10 00 0置置1维持线维持线1 1&1 1SD=RD =1 1 1置置0阻塞线阻塞线11495.5 5.5 边沿触发器边沿触发器分析结果：分析结果： SDSD和和RDRD为直接异步置为直接异步置1 1和置和置0 0端。端。 当当RD=0RD=0，SD=1SD=1，保证触发器可靠置，保证触发器可靠置0 0。 当当RD=1RD=1，SD=0SD=0，保

34、证触发器可靠置，保证触发器可靠置1 1。 当当RD=1RD=1，SD=1SD=1时：时： CP=0CP=0时，触发器状态保持不变。时，触发器状态保持不变。 CPCP上升沿时，触发器上升沿时，触发器 的状态发生转移，其的状态发生转移，其次态取决于次态取决于CPCP脉冲上升沿到达前瞬间脉冲上升沿到达前瞬间D D端的信号：端的信号： CP=1CP=1时，触发器状态保持不变。时，触发器状态保持不变。维持维持阻塞式阻塞式D D触发器具有边沿触发的功能，并有触发器具有边沿触发的功能，并有效地防止了空翻。效地防止了空翻。 DQ1n505.5 5.5 边沿触发器边沿触发器二、二、 脉冲工作特性脉冲工作特性由图

35、可知，维持由图可知，维持阻塞式阻塞式D D触发器的工作分两个阶段：触发器的工作分两个阶段： CPCP=0=0期间为准备阶段，期间为准备阶段，CPCP由由0 0变至变至1 1时为触发器的状态时为触发器的状态变化阶段。为了使触发器可靠工作，必须要求：变化阶段。为了使触发器可靠工作，必须要求： CPCP=0=0期间，在建立时间期间，在建立时间t tsetset内要求内要求D D信号保持不变，信号保持不变，且且CPCP=0=0的持续时间的持续时间t tCPL2CPL2t tpdpd。 在在CPCP由由0 0变至变至1 1及及CPCP脉冲前沿到达后，保持时间脉冲前沿到达后，保持时间t th h，t th

36、 h= =t tpdpd。 从从CPCP由由0 0变至变至1 1开始，要求开始，要求CPCP=1=1的持续时间的持续时间 t tCPHCPH3t3tpdpd。 为使维持为使维持阻塞式阻塞式D D触发器可靠工作，触发器可靠工作，CPCP的最高工作的最高工作频率为频率为 max115CPCPLCPHpdfttt515.5 5.5 边沿触发器边沿触发器维持维持阻塞式阻塞式D D触发器波形图触发器波形图 525.5 5.5 边沿触发器边沿触发器三、边沿触发器三、边沿触发器 负边沿负边沿JKJK触发器触发器 利用门传输延迟利用门传输延迟时间构成的负边时间构成的负边沿沿JKJK触发器逻辑触发器逻辑电路。图中的两电路。图中的两个与或非门构成个与或非门构成基本基本RSRS触发器，触发器，两个与非门两个与非门(1(1、2 2门门) )作为引导门，作为引导门，在制作时已保证在制作时已保证与非门的延迟时与非门的延迟时间大于基本间大于基本RSRS触触发器的传输延迟发器的传输延迟时间。时间。 531, 0DDRS0, 1DDRS5.5 5.5 边沿触发器边沿触发器负边沿负边沿JKJK触发器触发器 当当时，实现置时，实现置1当当时，实现置时，实现置0当当1, 1DDRSCP=1时，时，触发器状态保持不变。触发器状态保持不