数字电子技术：ch06-5 若干典型的时序逻辑集成电路

1、6.5 若干典型的时序逻辑集成电路6.5.1 寄存器和移位寄存器6.5.2 计数器6.5 若干典型的时序逻辑集成电路1、 寄存器6.5.1 寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。8位CMOS寄存器74HC374脉冲边沿敏感的寄存器8位CMOS寄存器74HC/HCT37411111101118位CMOS寄存器74LV374高阻HHH高阻LLH存入数据，禁止输出HHL对应内部触发器的状态LLL存入和读出数据Q0Q7DNCP

2、输出内部触发器输 入工作模式2、 移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器既能向左又能向右移动左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器或(1) 基本移位寄存器（a）电路串行数据输入端串行数据输出端并行数据输出端1101D0 D2 D1 D3 1101D0 D2 D1 D3 1101D0D1D2D3D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1 =D1 = Q0nQ2n+1 =D2 =Qn1Q3n+1 =D3 = Qn22、写出激励方程：3、写出状态方程

3、：(b). 工作原理D2=Qn1D0 D2 D1 D3 1101 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DSIQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn21011（2）典型集成电路内部逻辑图8位移位寄存器74HC/HCT1642、计数器的分类按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆(加减都可）计数器按容量分，五进制，六十进制等概 述1、计数器的逻辑功能 计数器的基本功能是对输

4、入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。6.5.2 计 数 器同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器 十进制计数器 任意进制计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器 十进制计数器 任意进制计数器6.5.2 计 数 器同一个时钟不是同一个时钟(1) 异步二进制计数器-4位异步二进制加法计数器 工作原理1、异步二进制计数器结论: 计数器的功能：不仅可以计数也可作为分频器。1、异步二进制计数器(加法）时序图如考虑每个触发器都有1tpd的延时，电路会出现什么问题？异步计数脉冲的最小周期 Tmin=n tpd

5、。（n为位数） 典型集成电路中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。74HC/HCT393的逻辑符号131211102、异步二进制计数器(减法）结构 FF0 R CR Q0 FF1 R FF2 R FF3 R CP Q1 Q2 Q3 1 1 1 1 Q0 Q0Q1 Q1Q2 Q2Q3 Q3 CCC C结论: 计数器的功能：不仅可以计数也可作为分频器。异步二进制减法计数器时序图 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 Q0 Q1 1 1 0 0 11 00

6、10 1 0 0 1 1 0 0 Q200 0 01 1 1 1 0 0 0 0 1 1 1 1 011111111Q3000 0000004位二进制同步加计数器逻辑图CE=0保持不变CE=1计数=1=1=1=1各触发器计数条件：4位二进制同步加计数器时序图 Q0 CPQ1 Q2 Q3 1tpd 1234567800111TC (2)典型 集成计数器74LVC1612选1数据选择器74LVC161逻辑功能表(四位二进制“异步清零”计数器）输 入输 出清零预置使能时钟预置数据输入计 数进位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL

7、保持*HHL保持*HHHH计数*CR的作用？PE的作用？等一个脉冲TC=CETQ3Q2Q1Q0(2)时序图00110011111100100001111111111100010000000001110004位二进制计数器状态表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序四位二进制计数状态表11111TC=下一个脉冲TC计16个脉冲0000 CP CET CEP CR PETC D0

8、D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC161 111100011111.计15个脉冲后 TC=174LVC160计数器(四位十进制“异步清零”计数器）输 入输 出清零预置使能时钟预置数据输入计 数进位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保持*HHL保持*HHHH计数*CR的作用？PE的作用？11001TC=计9个脉冲后 TC=110123=QQQQCETTC.4位二进制计数器状态表16151413121100000101100190000180111070011060101050001040110030

9、01002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序四位十进制计数状态表TC计10个脉冲11001TC=74LVC162计数器(四位十进制“同步清零”计数器）输 入输 出清零预置使能时钟预置数据输入计 数进位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保持*HHL保持*HHHH计数*11001TC=计9个脉冲后 TC=1即下一个脉冲总共计10个脉冲后TC=074LVC163逻辑功能表(四位二进制“同步清零”计数器）输 入输 出清零预置使能时钟预置数据输入计 数进位CEPCETCPD3D2D1D0Q3Q2Q1Q

10、0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保持*HHL保持*HHHH计数*CR的作用？PE的作用？=14位二进制计数器状态表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序四位二进制计数状态表11111TC=下一个脉冲TC计16个脉冲CP0000 CET CEP CR PETC D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC163 111100011

11、111.PE同步计数器74LVC160计数器(四位十进制“异步清零”计数器）74LVC163逻辑功能表(四位二进制“同步清零”计数器）74LVC162计数器(四位十进制“同步清零”计数器）74LVC161逻辑功能表(四位二进制“异步清零”计数器）计数器计16个脉冲计10个脉冲计16个脉冲计10个脉冲 例 用74LVC161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 LVC 161在计数过程中有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。+4+5+6+7+8+3+2+1+9计数器的应用（构成N进制的计数器）（a） NM（a） NMCP(1) 反馈清零法 用CR端P

12、T CEP CET CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 & CP 74LVC161 1 1 1 CRPE计数器的应用用74LVC163构成九进制加法计数器（用反馈清零法）+1+1+2+4+5+6+7+8+313CRPE计数器的应用用74LVC161+1+1+2+4+5+6+7+8+3 (2) 反馈置数法用PE端构成九进制加计数器(起始状态为0000）CRPE计数器的应用用74LVC161 (2) 反馈置数法用PE端构成九进制加计数器(起始状态为0011）+1+1+2+4+5+6+7+8+30101 1001 0011 1000 0111 0110 0100 101

13、1 1010 Q3Q2Q1Q0 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 111CRPE&(3) 利用进位端方法 构成9进制计数器 (用TC端)计数器的应用+11001 1101 0111 1100 1011 10100 1000 1111 1110 Q3Q2Q1Q0 TC=1时+1+2+4+5+6+7+8+3 CPCETCEPCR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 1 1 1 CRPE +10011 0111 0001 0110 0101 0100 0010 1001 1000 Q3Q2Q1Q0 TC=1时+1+2+4+5+6+7+8+3(3) 利用进位端方法0 CPCEPCET CR PE TC D0 D1 D2 D3 Q0