微机原理4_微处理器结构ok

1、第四章 80 x86微处理器的结构处理器典型结构处理器典型结构 8086处理器结构处理器结构执行部件执行部件EU(Execution Unit) 组成组成 ALU（算术逻辑单元）：、（算术逻辑单元）：、and、or、xor、增、增量（量（inc）、减量（）、减量（dec）、求补、移位等）、求补、移位等 通用寄存器组（通用寄存器组（16位位/8位）：位）：AX，BX，CX，DX （32位：位：EAX，EBX，ECX，EDX） 基址指针寄存器基址指针寄存器BP（16位）位） EBP（32位）位） 堆栈指针寄存器堆栈指针寄存器SP（16位）位） ESP（32位）位） 源变址寄存器源变址寄存器SI（1

2、6位）：位）：DS:SI ESI（32位）位） 目的变址寄存器目的变址寄存器DI（16位）：位）：ES:DI EDI（32位）位） 标志寄存器标志寄存器FR EFR （32位）位） 执行部件的控制电路（完成指令译码等）执行部件的控制电路（完成指令译码等）IP EIP （32位）位） 负责执行指令负责执行指令通用寄存器的特殊用途和隐含性质通用寄存器的特殊用途和隐含性质 AX EAX 在输入输出指令中作数据寄存器用：在输入输出指令中作数据寄存器用：in AX， 80H 在乘法指令中存放被乘数或乘积；在除法指令中存放被在乘法指令中存放被乘数或乘积；在除法指令中存放被除数或商：除数或商：mul AX，

3、DX BX EBX 在间接寻址中作基址寄存器用，在间接寻址中作基址寄存器用，mov AX，BX CX ECX 在循环指令和串操作中的计数器在循环指令和串操作中的计数器 DX EDX 乘除指令中作为辅助寄存器乘除指令中作为辅助寄存器 I/O指令中作为端口地址寄存器：指令中作为端口地址寄存器：out DX，AL EAX，EBX，ECX，EDX都可用作基址和变址寄存器都可用作基址和变址寄存器 ESI ， EDI分别用来访问源串和目的串数据分别用来访问源串和目的串数据堆栈的使用堆栈的使用 BP：指向栈中一个数据区的基址：指向栈中一个数据区的基址 SP：指向栈顶的当前位置：指向栈顶的当前位置 EBP用作

4、基址和变址寄存器，用作基址和变址寄存器，ESP用作基址寄存器用作基址寄存器40H，栈底，栈底BPSP堆栈生长方向堆栈生长方向8086/8088的堆栈的堆栈建栈建栈 MOV AX ，1050H MOV SS ，AX MOV SP ，000EH 进栈进栈 PUSH AX （设（设 AX=1234H PUSH BX （设（设 BX=5CF8H）进栈前进栈前SP和和SS的值的值出栈操作：先栈顶内容出栈，再修改出栈操作：先栈顶内容出栈，再修改SP，使，使SP加加2。（字操作）。（字操作）出栈出栈 POP CX POP DS1514131211109876543210OFDFIFTFSFZFAFPFCF状

5、态标志状态标志方向标志方向标志中断标志中断标志跟踪标志跟踪标志Trace Flag控制标志控制标志进位标志进位标志奇偶标志奇偶标志半进位标志半进位标志零标志零标志符号标志符号标志溢出标志溢出标志标志寄存器标志寄存器状态标志状态标志1 1、状态标志：表示前面的操作执行后，算术逻辑部件处于、状态标志：表示前面的操作执行后，算术逻辑部件处于怎样一种状态。例如，是否产生了进位，是否发生了溢出怎样一种状态。例如，是否产生了进位，是否发生了溢出等等。程序中，可以通过对某个状态标志的测试，决定后等等。程序中，可以通过对某个状态标志的测试，决定后面的走向及操作。面的走向及操作。 例如：例如： STATE: I

6、N AL, 0DAH; TEST AL,02H; JZ STATE零标志零标志ZF（Zero Flag）：若运算结果为）：若运算结果为0，则，则ZF1；否则；否则ZF0。 例例1：MOV AL,4 SUB AL,4 执行后，执行后，ZF为为1。 例例2：XOR AX,AX 执行后，执行后，ZF也一定为也一定为1。这两条指令执行后，这两条指令执行后，ZF1。进位标志进位标志CF（Carry Flag）：）： 加法时，最高位（字节操作时的加法时，最高位（字节操作时的D7位，字操作时的位，字操作时的D15位）向前位）向前有进位，有进位， CF=1，否则，否则CF=0。 减法时，最高位（字节操作时的减

7、法时，最高位（字节操作时的D7位，字操作时的位，字操作时的D15位）向前位）向前有借位，有借位， CF=1，否则，否则CF=0。 例如：例如： MOV AL,3; SUB AL,4; 执行后，执行后，CF1。奇偶标志奇偶标志PF（Parity Flag）：若）：若运算结果低运算结果低8位中位中“1”的个数为偶数，的个数为偶数，则则PF1；否则；否则PF0。 例：例：MOV AL,2 ADD AL,1 执行后，执行后，PF位为位为1。 辅助进位标志辅助进位标志AF（Auxiliary carrry Flag）：也称也称“半进位标志半进位标志”，它反映：，它反映： 加法时，第加法时，第3位向第位向

8、第4位有进位，位有进位， AF=1，否则，否则AF=0; 减法时，第减法时，第3位向第位向第4位有借位，位有借位， AF=1，否则，否则AF=0 。 主要用于主要用于BCD码转换。码转换。 溢出标志溢出标志OF（Overflow Flag）：若运算过程中发生了有符号数）：若运算过程中发生了有符号数“溢出溢出”，则，则OF1 ，否则，否则OF=0 。定义：运算结果超出计算装置所能表示的范围，称为溢出。定义：运算结果超出计算装置所能表示的范围，称为溢出。判断方法判断方法【逻辑逻辑】：溢出最高位进位：溢出最高位进位 xor次高位进位次高位进位 或者或者 溢出双符号位溢出双符号位 异或异或 符号标志符

9、号标志SF（Sign Flag）：与运算结果的最高位（字节操作时的）：与运算结果的最高位（字节操作时的D7位，字操作时的位，字操作时的D15位）相同，位）相同，SF=0，标志结果为正，标志结果为正，SF=1标志标志结果为负。结果为负。 2. 控制标志控制标志(3位位)：每一位控制标志都对一种特定的功：每一位控制标志都对一种特定的功能起控制作用。能起控制作用。可以通过专门的指令对其进行可以通过专门的指令对其进行“置位置位”（Set）或）或“复位复位”（Reset）。）。 中断标志中断标志IF（Interrupt Enable Flag）：如果）：如果IF置置“1”，则，则CPU可以接受可屏蔽中断

10、请求；反之，则可以接受可屏蔽中断请求；反之，则CPU不能接受可屏蔽中不能接受可屏蔽中断请求。断请求。 指令系统中有两条专门的指令可以置指令系统中有两条专门的指令可以置“1”或置或置“0” IF标志位：标志位： STI 使使IF置置“1”，即开放中断。，即开放中断。 CLI 使使IF清清“0”，即关闭中断。，即关闭中断。 方向标志方向标志DF（Direction Flag）：用于串操作指令中的地址增量：用于串操作指令中的地址增量修改（修改（DF0）还是减量修改（）还是减量修改（DF1）。）。 STD 使使DF置置“1”，即设置串操作指令中的地址减量修改。，即设置串操作指令中的地址减量修改。 CL

11、D 使使DF置置“0”，即设置串操作指令中的地址增量修改。，即设置串操作指令中的地址增量修改。 跟踪标志跟踪标志TF（Trap Flag）：一般情况时，）：一般情况时，TF=0，CPU按正常方式工作；若按正常方式工作；若TF1，则，则CPU按跟踪方式按跟踪方式执行程序（也叫单步方式，即每执行一条主程序指令，执行程序（也叫单步方式，即每执行一条主程序指令，产生一次单步中断）。产生一次单步中断）。 标志寄存器的修改标志寄存器的修改 LAHF 取标志寄存器的低字节到取标志寄存器的低字节到AH中中 SAHF 将将AH的内容送到标志寄存器的低字节中的内容送到标志寄存器的低字节中 PUSHF REG16

12、将标志寄存器的内容推入堆栈将标志寄存器的内容推入堆栈 POPF REG16 将栈顶内容弹入标志寄存器将栈顶内容弹入标志寄存器 采用上述方式，可以修改标志寄存器中的状态标志和采用上述方式，可以修改标志寄存器中的状态标志和控制标志。控制标志。 9.28总线接口部件总线接口部件BIU (Bus Interface Unit) 组成组成4 4个个1616位的段寄存器（位的段寄存器（CSCS、DSDS、ESES、SSSS）1 1个个1616位的指令指针寄存器位的指令指针寄存器IPIP1 1个地址加法器：用于产生个地址加法器：用于产生2020位物理地址位物理地址6 6个字节的指令队列（个字节的指令队列（I

13、SQISQ）：）：FIFOFIFO输入输入/ /输出控制电路（总线控制逻辑）输出控制电路（总线控制逻辑）内部暂存器内部暂存器 功能功能负责与内存或负责与内存或I/OI/O端口传送指令或数据端口传送指令或数据地址加法器用来产生地址加法器用来产生2020位的物理地址位的物理地址8086的的2级流水线级流水线 EU与与BIU协同工作协同工作 每当指令队列缓冲器每当指令队列缓冲器ISQ中有中有2bytes空闲空间，空闲空间，BIU自自动取指，一次读两个字节动取指，一次读两个字节 转移、调用、返回指令会造成转移、调用、返回指令会造成ISQ排空排空 EU通过通过BIU取指和读写数据取指和读写数据 ISQ满

14、且满且EU无申请时无申请时BIU空闲空闲8086存储管理模型存储管理模型 8086地址总线地址总线20位，可以寻址位，可以寻址2201M字节的地址空间。但字节的地址空间。但8086的内部寄存器是的内部寄存器是16位（地址的宽度大于字长）。显然，位（地址的宽度大于字长）。显然，不能用不能用16位的寄存器来实现对全部位的寄存器来实现对全部1M字节单元的寻址。字节单元的寻址。 段式地址管理：对存储器段式地址管理：对存储器“分段分段”，即把，即把1M字节内存空间分字节内存空间分成若干段。每段最大可达成若干段。每段最大可达64K字节（可由字节（可由16位寄存器进行寻位寄存器进行寻址）。段的起始地址成为址

15、）。段的起始地址成为“段基址段基址”，要访问的单元距段基，要访问的单元距段基址的距离（字节数）为址的距离（字节数）为“偏移量偏移量”（Offset）。）。 逻辑地址：程序设计时，使用的是逻辑地址。逻辑地址由逻辑地址：程序设计时，使用的是逻辑地址。逻辑地址由“段基址段基址”和和“偏移量偏移量”构成（均为构成（均为16位）。位）。 表示为表示为“段基址段基址:偏移量偏移量” 物理地址：物理地址： 8086 CPU访问存储器时，在地址总线上实际访问存储器时，在地址总线上实际送出的地址。物理地址（送出的地址。物理地址（20位）段基值位）段基值X16+偏移量偏移量段式地址管理段式地址管理 “段基址段基址

16、”由段寄存器由段寄存器CS、DS、SS和和ES提供提供 “偏移量偏移量”由由BX、BP、IP、SP、SI、DI提供提供段的起始地址段的起始地址偏移量偏移量要访问的单元要访问的单元段段段基值150偏移量150000030物理地址190逻辑地址物理地址字节和字的地址。字节和字的地址。字传送：高字节数字传送：高字节数 高地址高地址 低字节数低字节数 低地址低地址 (反之同样反之同样) 一、用段来组织逻辑空间一、用段来组织逻辑空间 1、每段最长可达、每段最长可达 64K字节字节 2、各段起始地址能被、各段起始地址能被 16 整除。（低整除。（低 4 位为位为 0 ） 3、各段之间可分开、部分或完全重叠

17、、可首尾相接。、各段之间可分开、部分或完全重叠、可首尾相接。 4、根据各段的用途将其定义为、根据各段的用途将其定义为CS、DS、ES、SS段。并用偏移段。并用偏移地址（距段起址的字节距离）表示被访问单元。地址（距段起址的字节距离）表示被访问单元。 常在常在CS中用中用 IP 表示偏移量，表示偏移量，SS中用中用 SP、BP，DS中用中用 BX、SI、DI、数值、数值 。 01002H01001H00001H00000H1234H34H12H78H56H.5678H二、物理地址的形成二、物理地址的形成物理地址：物理地址：20 位位逻辑地址：逻辑地址： 段基址段基址 （段寄存器的内容）（段寄存器的

18、内容）16位位 偏移地址（字节距离）偏移地址（字节距离）16位位 一个实际地址可用多个逻辑地址表示。一个实际地址可用多个逻辑地址表示。 实际地址的形成（实际地址的形成（BIU完成）完成）偏偏 移移 地地 址址 16 位位物物 理理 地地 址址 20 位位0 0 0 0+002C3H002C0H002B0H3H13H段段 基基 址址 16 位位地址计算示例地址计算示例例例1.设设(CS)=4232H ,(IP)=0066H则物理地址计算如下4 2 3 2 0 H6 6 H）4 2 3 8 6 H.42320H66H42386H5231FH 段地址段终址64K64K（2 ）16段的划分段的划分 除

19、非专门指定，一般情况下，段在存储器中的分配是由操除非专门指定，一般情况下，段在存储器中的分配是由操作系统负责的。作系统负责的。 段的划分：定长，可连续、可离散、可覆盖、可重叠段的划分：定长，可连续、可离散、可覆盖、可重叠每个存储单元有唯一的物理地址，但它却可由不同的每个存储单元有唯一的物理地址，但它却可由不同的“段基址段基址”和和“偏移量偏移量”组成。例如：组成。例如： 1200H:0345H 1200H:0345H12345H12345H 1100H:1345H 1100H:1345H12345H12345H “碎片碎片”-1到到15个字节个字节8086的访存特性的访存特性 低地址存低字节；

20、高地址存高字节低地址存低字节；高地址存高字节00000字地址字地址FFFFFH3412字：字：1234H00000双字地址双字地址FFFFFH3412双字：双字：56781234H567832位机的存储器管理位机的存储器管理 32位机新增加分段部件位机新增加分段部件SU和分页部件和分页部件PU，合称存储器管，合称存储器管理部件理部件MMU，并形成三种存储地址空间：，并形成三种存储地址空间： 逻辑地址：也称虚拟地址，其实就是编程可使用的地址空逻辑地址：也称虚拟地址，其实就是编程可使用的地址空间，由一个段选择子和一个偏移量间，由一个段选择子和一个偏移量EA组成。组成。32位机有位机有16K个选择子

21、，个选择子，EA为为32位，所以逻辑地址空间达位，所以逻辑地址空间达64T=246B。 线性地址：由分段部件将逻辑地址转换为线性地址：由分段部件将逻辑地址转换为32位的线性地址位的线性地址空间。实模式下就是空间。实模式下就是8086的模式，形成的模式，形成20位的线性地址；位的线性地址；而在保护模式下，则是用选择子中的而在保护模式下，则是用选择子中的32位基地址和位基地址和32位位的的EA相加，得到相加，得到32位的线性地址。位的线性地址。 物理地址：由分页部件将线性地址转换为物理地址：由分页部件将线性地址转换为32位的物理地址位的物理地址空间。（每页空间。（每页4KB，由页表确定，以实现内存

22、的动态灵活，由页表确定，以实现内存的动态灵活高效管理。高效管理。 EA=基址寄存器基址寄存器+变址寄存器变址寄存器*比例因子比例因子+位移量位移量分段分段部件部件分页分页部件部件物理存储器物理存储器目标地址目标地址段基地址段基地址物理地址物理地址线性地址线性地址选择选择子子变址变址* 比例比例1,2,4,8323232A31A2BE3BE131 0基址基址位移量位移量+描述子检索描述子检索段寄存器段寄存器逻辑地址逻辑地址有效地址有效地址EA地址空间转换地址空间转换段限段限选中选中的段的段8086的总线周期的总线周期 在在8086/8088中，所有的读、写存储器或中，所有的读、写存储器或IO端口

23、的操作端口的操作全部由总线接口部件来完成。因此，在全部由总线接口部件来完成。因此，在8086/8088中，中，将通常所称的将通常所称的“机器周期机器周期”叫做叫做“总线周期总线周期”。 所谓一个总线周期，即所谓一个总线周期，即BIU与存储器或与存储器或IO端口进行一次端口进行一次读操作或写操作所需的时间。读操作或写操作所需的时间。 在在8086/8088中，一个基本的总线周期由中，一个基本的总线周期由4个时钟周期组个时钟周期组成，如果内存或成，如果内存或IO接口速度较慢，来不及响应，则需在接口速度较慢，来不及响应，则需在T3之后插入之后插入1个或几个个或几个Tw状态。状态。8086总线周期示意

24、总线周期示意 T1 T2 T3 Tw T4 TI TI T1 T2 T3 T4 总线周期总线周期空闲空闲周期周期总线周期总线周期空闲周期：只有空闲周期：只有BIU与内存或与内存或I/O端口交换数据，以及填端口交换数据，以及填充指令队列时，充指令队列时，BIU才执行总线周期。除此之外，既不才执行总线周期。除此之外，既不需要填充指令队列，需要填充指令队列，EU也没有向也没有向BIU发出总线周期请求发出总线周期请求时，系统总线就处于空闲状态，进入空闲周期，空闲周时，系统总线就处于空闲状态，进入空闲周期，空闲周期由一个或几个期由一个或几个Ti状态组成。状态组成。8086的总线操作的总线操作 T1：处理

25、器在地址总线上输出被访问存储单元的地址，：处理器在地址总线上输出被访问存储单元的地址，指明要访问的存储单元或外设端口。指明要访问的存储单元或外设端口。 T2：处理器从总线上撤销地址，使总线低：处理器从总线上撤销地址，使总线低16位高阻态，位高阻态，为传输数据作准备。总线的高为传输数据作准备。总线的高4位用于输出本周期的状态位用于输出本周期的状态信息，这些状态用于表明中断允许状态、当前正在使用信息，这些状态用于表明中断允许状态、当前正在使用的段寄存器名等。的段寄存器名等。 T3：总线高：总线高4位仍然是状态，低位仍然是状态，低16位出现处理器写出的数位出现处理器写出的数据或存储器（据或存储器（I

26、/O端口）送上的数据。端口）送上的数据。 T4：总线周期结束。：总线周期结束。8086总线写操作总线写操作8086总线读操作总线读操作8086的工作模式的工作模式 最小模式：也称最小模式：也称“单处理器系统单处理器系统”，即在系统中只有一个，即在系统中只有一个8086处理器，全部的系统总线信号均由处理器，全部的系统总线信号均由8086直接产生。直接产生。 总线控制逻辑减到最少，故称最小模式。总线控制逻辑减到最少，故称最小模式。 最大模式：也称最大模式：也称“多处理器系统多处理器系统”，即系统中包含两个或，即系统中包含两个或多个处理器，其中一个为主处理器（多个处理器，其中一个为主处理器（8086

27、），其他的处），其他的处理器为理器为“协处理器协处理器”（COProcessor） 通常，和通常，和8086配合使用的协处理器有两个：一个是数配合使用的协处理器有两个：一个是数值运算协处理器值运算协处理器8087，一个是输入，一个是输入/输出协处理器输出协处理器8089。8086 Pinout公共引脚公共引脚 GND，Vcc（5V），），CLK AD15AD0：地址：地址/数据复用，双向数据复用，双向 A19/S6A16/S3：地址：地址/状态复用总线状态复用总线 T1，输出地址高，输出地址高4位；位； T2T4，输出状态，输出状态 S6：指示：指示8086当前使用总线当前使用总线 S5：与中

28、断标志：与中断标志IF相同相同 S4,S3：指示当前使用的段寄存器：指示当前使用的段寄存器 （ 00,01,10,11对应于对应于ES,SS,CS,DS） NMI(Non-Maskable Interrupt) 不受不受IF的影响的影响公共引脚公共引脚 BHE/S7：高：高8位总线允许（位总线允许（Bus High Enable） T1：指示高：指示高8位数据总线上的数据是否有效位数据总线上的数据是否有效 （BHE:AD0）配合：）配合：00字，字，01奇地址字节，奇地址字节，10偶地址字节偶地址字节D15-D8 奇奇 体体 SEL A18-A0D7-D0 偶偶 体体 SEL A18-A0BH

29、EA0A19 -A1D7-D0D15-D8公共引脚公共引脚 INTR：可屏蔽中断请求：可屏蔽中断请求 CPU在指令周期的最后一个时钟对在指令周期的最后一个时钟对INTR采样采样 RD：CPU读命令，发往读命令，发往MEM或或I/O接口接口 RESET：复位后，从：复位后，从FFFF0H处取指处取指 READY：由：由MEM或或I/O发出发出 CPU在在T3采样，确定是否插入采样，确定是否插入Tw TEST：测试信号输入：测试信号输入 由由wait指令检测。指令检测。8087执行时，执行时，8086等待等待 MN/MX：接：接Vcc，最小模式；接，最小模式；接GND，最大模式，最大模式最小模式引

30、脚信号最小模式引脚信号 INTA(24)：Interrupt Acknowledge，输出，输出 8086响应中断执行两个连续的总线周期响应中断执行两个连续的总线周期 第一个第一个INTA：通知外设中断请求已经允许：通知外设中断请求已经允许 第二个第二个INTA：外设送上中断类型码：外设送上中断类型码 ALE(25)：Address Latch Enable，输出，输出 T1状态时，状态时，8282/LS373的锁存控制信号的锁存控制信号 DEN(26)：Data Enable，输出，输出 表示表示8086准备发送或接收一个数据准备发送或接收一个数据 T2状态时，状态时，8286/LS245的

31、门控制信号，并保持到的门控制信号，并保持到T4 DT/R(27)：Data Transmit/Receive，输出，输出 8286/LS245的数据传输方向控制，指示的数据传输方向控制，指示8086是进行读是进行读操作还是写操作操作还是写操作最小模式引脚信号最小模式引脚信号 M/IO(28)：Memory/Input & Output，输出，输出 指示指示8086的访问对象，发给的访问对象，发给MEM或或I/O接口接口 在前一总线周期的在前一总线周期的T4就有效，直至本总线周期的就有效，直至本总线周期的T4 WR(29)：写命令：写命令 发给发给MEM和和I/O接口，接口，T2、T3、

32、Tw有效有效最小模式引脚信号最小模式引脚信号 HLDA(30)、HOLD(31)：总线请求、总线响应：总线请求、总线响应 分总线分总线请求请求、允许允许和和释放释放三个阶段三个阶段 总线部件发总线部件发HOLD，请求总线，请求总线 8086在当前总线周期结束后，在在当前总线周期结束后，在T1中间发中间发HLDA 8086使地址使地址/数据总线悬空，让出总线数据总线悬空，让出总线 HOLD、HLDA保持高保持高 总线部件使用总线总线部件使用总线 HOLD变低，总线部件让出总线变低，总线部件让出总线 8086收到收到HOLD变低后，将变低后，将HLDA变低，重新获得变低，重新获得总线总线 （跳过）

33、（跳过） 8086最小模式的配置最小模式的配置 （跳过）（跳过） 8086总线操作时序读操作总线操作时序读操作S6S3S7S38086总线操作时序写操作总线操作时序写操作S6S3S7S3WR写周期时序图写周期时序图outCPU输出数据输出数据8086总线操作时序总线操作时序-中断响应中断响应8086的中断响应和总线请求的中断响应和总线请求80868259INTR/INTAABDBCBINT0780868237HOLDHLDAABDBCBI/OMEM最大模式引脚信号最大模式引脚信号 QS1,QS0(24,25)：指令队列状态：指令队列状态 可从外部对可从外部对ISQ的状态进行跟踪的状态进行跟踪

34、00无操作；无操作；01第一个字节被取走；第一个字节被取走； 10ISQ被清空；被清空； 11除了第一个字节外，还取走了后续字节除了第一个字节外，还取走了后续字节 RQ/GT1,RQ/GT0(30,31)：双向！双向！ 请求请求/响应的过程与最小模式类似，但只用一根线响应的过程与最小模式类似，但只用一根线 RQ/GT1,RQ/GT0分别连接一个协处理器，分别连接一个协处理器，RQ/GT0优优先级高先级高80868086最大模式，用一根最大模式，用一根总线请求总线请求/ /应答应答线实现总线权的转线实现总线权的转移。移。设备请求设备请求总线权总线权RQ/GTRQ/GTCPUCPU使用使用总线总线CPUCPU使用使用总线总线CPUCPU使用使用总线总线设备使用设备使用总线总线设备设备设备设备CPUCPUCPUCPU响应，响应，总线权交设备总线权交设备CPUCPU设备释