计算机原理：第四章半导体存储器1of2

1、 1微型计算机的外部结构框图 第四章 半导体存储器? 2存储系统的分级结构示意图 3第四章 半导体存储器要点：存储器容量的扩展地址分配 44.1概述一、存储器的分类1按存储器介质分 只要有两个稳态分别表示0/1 电路 磁 其他第四章 半导体存储器 52按和CPU的联系分内存：直接挂在CPU总线或计算机系统总线上， CPU用访问存储器的指令进行读写。 速度快、量小、一般用半导体存储器。外存：经过I0接口挂在计算机系统总线上， CPU用I / 0指令进行读写。 速度慢、量大、如磁光盘。 CPU通过内存缓冲区来和外存交换数据。 6二、半导体存储器分类 7 二、半导体存储器分类 1. 只读存储器（RO

2、M）掩膜型：器件制造时写入内容。熔丝型（PROM可编程）：用户写一次。光可擦型(EPROM可擦可编程): 用紫外光擦后再重写。电可擦型(E2PROM): 可单字节在线擦写。闪速存储器(Flash Memory-P208): 电擦写方式。 82. 随机读写存储器（RAM）静态(SRAM):内容不易逝、速度高、价贵。动态(DRAM):内容易逝、慢、价廉。 9、容量：芯片容量以位（bit）为单位， 一般表示为：组数位数。例如6116芯片的容量为：2k 8b = 16kb11位地址 8位数据 芯片容量三、存储器的主要指标 10、 速度读取时间：存储器从收到有效地址到 输出数据稳定。写入时间：从地址信号

3、、写信号有效 到存储器锁存数据。存取速度：取决于二者中较大者。 11四、存储器的组织结构bit记忆体R/ W数据选中控制数据：接数据总线，双向R/W：接控制总线，“1”读、“0”写选中控制：多个记忆体中选1个，用地址选择 12bit 记忆体（例）- 静态RAM的六管基本存储单元集成度低，但速度快，价格高，常用做Cache。T0和T1组成一个双稳态触发器，用于保存数据。T4和T5为负载管。如A点为数据D，则B点为数据 D。T0T1ABT4T5+5VT2T3行选择线有效（高电 平）时，A 、B处的数据信息通过门控管T2和T3送至C、D点。行选择线D D列选择线T6T7DD列选择线有效（高电 平）时

4、，C 、D处的数据信息通过门控管T6和T7送至芯片的数据引脚I/O。DC 13bit 记忆体（例）- 动态RAM的单管基本存储单元集成度高，但速度较慢，价格低，一般用作主存。行选择线T1B存储电容CA列选择线T2I/O电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止存储电容C放电导致数据丢失，必须定时进行刷新(读出电容C的电位经放大后回充)；动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）刷新放大器 14地址译码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储

5、单元的选址。地址译码器存储矩阵数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据存储芯片组成示意图 15控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。存储体： 存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。 16存储器容量的扩展存储芯片存储模块存储体 进行位扩展 以实现按字节编址的结构 进行字扩展 以满足总容量的要求位扩展:因每个字的位数不够而扩展数据输出线的数目；字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展； 17bit7R/

6、 W双向数据线选中控制bit1bit0DB7DB1DB0位扩展多位记忆体构成一组，每位接单独数据线，每次选中一组各位同时进行读写操作。每组占用一个地址(以字节为单位的地址)。 1864K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用64K1bit的芯片扩展实现64KB存储器位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。 A0 A15R/WCS等效为64K*8A0 A15D0 D7R/WCS位扩展 19n位地址线可

7、以寻址2n 个地址，管理2n 字节字扩展字节nR/ W字节1字节0地址n地址1地址0 地址译码数据总线地址总线ABDB片选CS 20 字扩展用8K8bit的芯片扩展实现64KB存储器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 8K*8D07CS 3-8译码器Y0Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯片的低位地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线 ， CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线 片选线 。 A0 A12R/W64K*8A0

8、A15D0 D7R/WCS等效为 21存储芯片的字、位同时扩展：用16K4bit的芯片扩展实现64KB存储器16K*416K*4D0 D3D4 D716K*416K*416K*416K*416K*416K*4 首先对芯片分组进行位扩展，以实现按字节编址； 其次设计芯片组的片选进行字扩展，以满足容量要求；64K*8A0 A15D0 D7R/WCS等效为A0 A13R/W24译码器A15A14CS 22计算机的存储器系统以字节(Byte)为单位,1B8b1KB=210B1MB=220B1GB=230B每字节占用1个存储器地址n(n)和(n+1)合起来存1个字(n)(n+3)合起来存1个双字地址nn

9、+1n+2n+3内容8bit8bit8bit8bit首地址n即这个字,双字的地址 23片选信号CS更大的存储空间需要多片存储器芯片共同组成，CPU每次从多片中选择1片访问。芯片nR/ W芯片1芯片0片选CSn片选CS1片选CS0 存储器地址译码地址总线AB数据总线DB控制信号 2442 RAM电路一、静态RAM例如6116特点：n条地址可寻址2n组 m条数据线对应每组内有m位 25 27242316K bitP192图4.3 6116管脚和功能图静态RAM举例-611642 RAM电路n条地址可寻址2n组 m条数据线对应每组内有m位. 26 特点：行列地址分时复用地址引脚, 故芯片n条地址引脚

10、可得22组地址二、动态RAM举例-2164 272164A引脚图地址线A0 A7 8条地址线采用分时复用的 方法获得存储单元寻址所需的16 条地址线的高8位和低8位地址线。数据线 数据存DIN和数据取DOUT 28控制线WE、CAS、RAS WE为读写数据允许，低电平输入时写有效； 高电平输入时读有效； CAS为行地址选通，低电平输入有效； RAS为列地址选通，低电平输入有效。 电源线 Vcc、Vss 2164ADRAM芯片的供电电压为5V 29P194图4.6 Intel 2164A 内部结构示意图 27274=64kb 302164ADRAM的读写时序 314.3 ROM电路掩模型ROM

11、可编程型PROM 光擦除型EPROM 电擦除型EEPROM1. 掩模型ROM 固定掩膜ROM的基本存储单元用单管构成，集成度较高。由生产芯片的厂家固化信息。在最后一道工序用掩膜工艺写入信息，用户只可读。用户不能修改其内容。2.可编程型PROM用双极型三极管构成基本存储单元。用户可进行一次编程。存储单元电路由熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改写。 323. EPROM光擦除型 由浮栅雪崩注入的FAMOS器件构成。用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次改写。 33 4. 电擦除型EEPROM 既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具备RAM、ROM的优点。但写入时间较长。 344