数字电路讲义-第六章wv2-2013

1、第四节第四节 数据寄存器数据寄存器一、集成锁存器一、集成锁存器 第四节第四节 数据寄存器数据寄存器二、锁存器的扩展二、锁存器的扩展 174LS373274LS373当当EN=0时，时，上面的芯片工作。上面的芯片工作。当当EN=1时，时，下面的芯片工作。下面的芯片工作。第四节第四节 数据寄存器数据寄存器三、寄存器三、寄存器 （1）内部内部驱动驱动边沿边沿触发触发第四节第四节 数据寄存器数据寄存器三、寄存器（三、寄存器（2） 第四节第四节 数据寄存器数据寄存器三、寄存器三、寄存器 锁存器锁存器寄存器寄存器区别？区别？第四节第四节 数据寄存器数据寄存器三、寄存器三、寄存器 第四节第四节 数据寄存器数

2、据寄存器三、寄存器三、寄存器 第四节第四节 数据寄存器数据寄存器寄存器寄存器顾名思义，就是保存数据的地方。顾名思义，就是保存数据的地方。锁存器锁存器是用于存储数据来进行交换，使数据稳定下来保持一是用于存储数据来进行交换，使数据稳定下来保持一段时间不变化，直到新的数据将其替换。段时间不变化，直到新的数据将其替换。 寄存器与锁存器寄存器与锁存器都是用来暂存数据的器件，在本质上没有区都是用来暂存数据的器件，在本质上没有区别，别，寄存器寄存器的输出端平时不随输入端的变化而变化，只有在时钟的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器）；有效时才将输入端的数据送

3、输出端（打入寄存器）；锁存器锁存器的输出端平时总随输入端变化而变化，只有当锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。入端的变化而变化。 第四节第四节 数据寄存器数据寄存器寄存器寄存器的输出端平时不随输入端的变化而变化，只有在时钟的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器）；有效时才将输入端的数据送输出端（打入寄存器）；锁存器锁存器的输出端平时总随输入端变化而变化，只有当锁存器的输出端平时总随输入端变化而变化，只有当锁存器信

4、号到达时，才将输出端的状态锁存起来，使其不再随输信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。入端的变化而变化。锁存锁存寄存寄存第五节第五节 计数器计数器计数器（计数器（CTR）用途：用途：计数、计数、 分频、分频、 延时、延时、 地址发生器地址发生器第五节第五节 计数器计数器一、异步二进制计数器一、异步二进制计数器 原理：原理：每一级都是翻转每一级都是翻转FF，前级输出作为，前级输出作为下一级的时钟下一级的时钟一、异步二进制计数器一、异步二进制计数器 二分频二分频一、异步二进制计数器一、异步二进制计数器 TCP:TCPminNtpdmax看仿真看仿真缺点：缺点：Ripp

5、leCounter一、异步二进制计数器一、异步二进制计数器 根据具体情况，简化分析过程。根据具体情况，简化分析过程。一、异步二进制计数器一、异步二进制计数器 一、异步二进制计数器一、异步二进制计数器 一、异步二进制计数器一、异步二进制计数器 一、异步二进制计数器一、异步二进制计数器 RD=Q2Q0作用：作用：一、异步二进制计数器一、异步二进制计数器 仔细分析：仔细分析：状态图状态图二、集成异步二、集成异步4位二进制计数器位二进制计数器 二、集成异步二、集成异步4位二进制计数器位二进制计数器 结构特点：模二、结构特点：模二、 模八模八二、集成异步二、集成异步4位二进制计数器位二进制计数器 构成模

6、构成模16计数器计数器其它方法：其它方法：二、集成异步二、集成异步4位二进制计数器位二进制计数器 级联级联三、集成异步三、集成异步BCD计数器计数器 三、集成异步三、集成异步BCD计数器计数器 异步异步BCD码计数器码计数器74LS290结构特点：模结构特点：模2+模模5 模模5计数计数三、集成异步三、集成异步BCD计数器计数器 异步异步BCD码计数器码计数器74LS290三、集成异步三、集成异步BCD计数器计数器 74LS290数据手册数据手册三、集成异步三、集成异步BCD计数器计数器 异步异步BCD码计数器码计数器74LS290构成构成8421BCD计数器计数器也可构成也可构成5421BC

7、D三、集成异步三、集成异步BCD计数器计数器 三、集成异步三、集成异步BCD计数器计数器 级联级联级联延时级联延时四、同步二进制计数器四、同步二进制计数器 四、同步二进制计数器四、同步二进制计数器 同步级联翻转的关键：所有前级输出都为同步级联翻转的关键：所有前级输出都为1，下一级翻转，下一级翻转相当于有条件的翻转！相当于有条件的翻转！异步与同步的区别异步与同步的区别同时同时例例6-4 试分析图试分析图6-21的计数电路，列出状态转换真值表及的计数电路，列出状态转换真值表及转换图，并说明其功能转换图，并说明其功能 解：解：1. 触发器的激励方程触发器的激励方程 2.触发器状态方程触发器状态方程

8、3.状态转换真值表状态转换真值表 4.状态图状态图 功能功能分析分析Q0,Q2:11010发生器，发生器，Q1:反码反码五、集成同步五、集成同步4位二进制加法计数器位二进制加法计数器 工作原理：工作原理：条件翻转条件翻转五、集成同步五、集成同步4位二进制加法计数器位二进制加法计数器 五、集成同步五、集成同步4位二进制加法计数器位二进制加法计数器 五、集成同步五、集成同步4位二进制加法计数器位二进制加法计数器 任意进制计数器的设计任意进制计数器的设计方法：方法：1. 异步反馈清零异步反馈清零2. 同步反馈清（置）零同步反馈清（置）零3. 预置预置-进位进位4. 反馈预置反馈预置五、集成同步五、集

9、成同步4位二进制加法计数器位二进制加法计数器 同步清零：同步清零：74LS163异步清零：异步清零：74LS161同步清零与异步清零的区别？同步清零与异步清零的区别？五、集成同步五、集成同步4位二进制加法计数器位二进制加法计数器 M=？五、集成同步五、集成同步4位二进制加法计数器位二进制加法计数器 Q 3 Q 2 Q 1 Q 00000000100100011010001010110011110001001101010111100110111101111Q 3 Q 2 Q 1 Q 000000001001000110100010101100111100010011010101111001101

10、11101111Q3分频分频输出输出1：1Q3分频分频输出输出1：1有有RCO五、集成同步五、集成同步4位二进制加法计数器位二进制加法计数器 级联级联当由当由FFFEFFFF时的情况时的情况CO=ENT*CT=15当由当由FFFEFFFF时的情况时的情况CO=ENT*CT=15例：例： 试分析如图计数电路，算出它的计数模试分析如图计数电路，算出它的计数模M，并说明预置，并说明预置数的设置原则数的设置原则M= (100000000-10010111)2=(105)10六、集成同步二进制六、集成同步二进制 可逆可逆 计数器计数器 1、同步单时钟二进制可逆计数器、同步单时钟二进制可逆计数器74LS1

11、6974169六、集成同步二进制六、集成同步二进制 可逆可逆 计数器计数器 2、同步双时钟二进制可逆计数器、同步双时钟二进制可逆计数器74LS193双时钟的工作原理双时钟的工作原理异步异步七、集成同步七、集成同步BCD码计数器码计数器 工作原理：工作原理：Q1Q3的特征方程的特征方程七、集成同步七、集成同步BCD码计数器码计数器 七、集成同步七、集成同步BCD码计数器码计数器 七、集成同步七、集成同步BCD码计数器码计数器 七、集成同步七、集成同步BCD码计数器码计数器 同步同步BCD码可逆计数器码可逆计数器74LS192波形图波形图注意注意74LS192的仿真的仿真 注意进位注意进位七、集成

12、同步七、集成同步BCD码计数器码计数器 可设置任意进制计数器可设置任意进制计数器16位寄存器位寄存器七、集成同步七、集成同步BCD码计数器码计数器 七、集成同步七、集成同步BCD码计数器码计数器 M=M1M2看波形图看波形图MAXPLUS II（P222）第六节第六节 移位寄存器（移位寄存器（SRG-Shift Register）实际需求：串行传输、实际需求：串行传输、 无线通信无线通信移位寄存器从结构上看，是将若干个触发器级联起来移位寄存器从结构上看，是将若干个触发器级联起来按输入方式分：串行和并行输入按输入方式分：串行和并行输入按输出方式分：串行和并行输出按输出方式分：串行和并行输出按移位

13、方向分：左移和右移按移位方向分：左移和右移例：设计一个例：设计一个“111”检测检测器器第六节第六节 移位寄存器移位寄存器一、单向移位寄存器一、单向移位寄存器 串入并出串入并出特征方程：特征方程：一、单向移位寄存器一、单向移位寄存器一、单向移位寄存器一、单向移位寄存器一、单向移位寄存器一、单向移位寄存器右移右移左移左移移位寄存器特征方程：移位寄存器特征方程： 右移：右移： 左移：左移：并、串输入并、串输入-并、串输出并、串输出有误有误第六节第六节 移位寄存器移位寄存器二、集成二、集成4位通用移位寄存器位通用移位寄存器 单向移位单向移位双向移位双向移位第六节第六节 移位寄存器移位寄存器二、集成二

14、、集成4位通用移位寄存器位通用移位寄存器 二、集成二、集成4位通用移位寄存器位通用移位寄存器 二、集成二、集成4位通用移位寄存器位通用移位寄存器 M1M011 预置预置01 右移右移10左移左移00 保持保持二、集成二、集成4位通用移位寄存器位通用移位寄存器 移位寄存器的扩展移位寄存器的扩展三、移位寄存器的直接应用三、移位寄存器的直接应用 关键是控制电路设计关键是控制电路设计三、移位寄存器的直接应用三、移位寄存器的直接应用 并并/ 串转换器串转换器74LS166 （串、并入（串、并入/串出）串出） 三、移位寄存器的直接应用三、移位寄存器的直接应用 并并/ 串转换器串转换器74LS166 （串、

15、并入（串、并入/串出）串出） 三、移位寄存器的直接应用三、移位寄存器的直接应用 并并/ 串转换器串转换器74LS166 （串、并入（串、并入/串出）串出） 三、移位寄存器的直接应用三、移位寄存器的直接应用 并并/ 串转换器串转换器74LS166 （串、并入（串、并入/串出）串出） 三、移位寄存器的直接应用三、移位寄存器的直接应用 串串/并转换器并转换器74LS164（串入（串入/ 串、并出）串、并出） 三、移位寄存器的直接应用三、移位寄存器的直接应用 串串/并转换器并转换器74LS164（串入（串入/ 串、并出）串、并出） 串串/并转换器并转换器74LS164（串入（串入/ 串、并出）串、并出

16、） 数据串行传输的发送数据串行传输的发送 数据串行传输的接收数据串行传输的接收四、移存型计数器四、移存型计数器 1.环形计数器环形计数器 移位寄存器也可以构成计数器或分频器移位寄存器也可以构成计数器或分频器 1.环形计数器环形计数器其他循环其他循环00011.环形计数器环形计数器为什么说：为什么说：移位寄存器也可以构成计数器或分频器移位寄存器也可以构成计数器或分频器 1.环形计数器环形计数器1.环形计数器环形计数器缺点：主循环状态比较少缺点：主循环状态比较少解决自启动办法：解决自启动办法：2.扭环形计数器扭环形计数器2.扭环形计数器扭环形计数器0000其他其他2.扭环形计数器扭环形计数器其他状

17、态？其他状态？2.扭环形计数器扭环形计数器扭环形计数器也可作为计数器、分频器扭环形计数器也可作为计数器、分频器2.扭环形计数器扭环形计数器移存型计数器的应用移存型计数器的应用2.扭环形计数器扭环形计数器如何解决自启动如何解决自启动2.扭环形计数器扭环形计数器解决办法解决办法卡诺图法：卡诺图法：111100002.扭环形计数器扭环形计数器解决办法解决办法卡诺图法：卡诺图法：其他方法其他方法思路？思路？2.扭环形计数器扭环形计数器如何解决自启动：其它可行方案如何解决自启动：其它可行方案注意！注意！ 先选择方案先选择方案 然后进行验证然后进行验证五五.序列发生器序列发生器（一）、什么是序列发生器（一

18、）、什么是序列发生器产生序列信号的电路称为序列发生器产生序列信号的电路称为序列发生器五五.序列发生器序列发生器例例6-7 试分析如图时序电路，列出状态表和状态图，说明试分析如图时序电路，列出状态表和状态图，说明其功能其功能五五.序列发生器序列发生器五五.序列发生器序列发生器五五.序列发生器序列发生器方法二：用移存器直接产生序列方法二：用移存器直接产生序列五五.序列发生器序列发生器当序列很长时：器件增加、受到干扰易跑飞（可能不能自启当序列很长时：器件增加、受到干扰易跑飞（可能不能自启动）动）如何用级数不多的移存器，产生循环长度最大的序列来，而如何用级数不多的移存器，产生循环长度最大的序列来，而且

19、电路是易于自启动的。且电路是易于自启动的。研究表明：由异或门组成的反馈网络用于移存器时，所构成研究表明：由异或门组成的反馈网络用于移存器时，所构成的序列发生器就有这种特性，其构成如图的序列发生器就有这种特性，其构成如图 6-58 所示。由于异所示。由于异或函数就是模或函数就是模 2 加法运算，故适用叠加原理，所以这类序列发加法运算，故适用叠加原理，所以这类序列发生器又称为线性序列发生器。生器又称为线性序列发生器。五五.序列发生器序列发生器对于对于n位移存器，产生最长的序列位移存器，产生最长的序列m序列序列五五.序列发生器序列发生器例例6-8 试分析如图所示序列发生器试分析如图所示序列发生器五五

20、.序列发生器序列发生器序列中序列中1的个数：的个数：8个个 0的个数：的个数：7个个五五.序列发生器序列发生器五五.序列发生器序列发生器补充（数字电路逻辑设计，高教，王毓银）补充（数字电路逻辑设计，高教，王毓银）（一）什么是序列发生器（一）什么是序列发生器（二）设计给定序列信号的产生电路（二）设计给定序列信号的产生电路方法：方法： 1.移存型序列信号发生器移存型序列信号发生器 2.计数型序列信号发生器计数型序列信号发生器（二）设计给定序列信号的产生电路（二）设计给定序列信号的产生电路 1.移存型序列信号发生器移存型序列信号发生器 例：设计产生序列信号例：设计产生序列信号11000、11000、

21、的发生器的发生器解：分析状态，确定触发器个数解：分析状态，确定触发器个数 状态转换表状态转换表（二）、设计给定序列信号的产生电路（二）、设计给定序列信号的产生电路D1(Q1n+1)卡诺图为卡诺图为自启动检查自启动检查（二）、设计给定序列信号的产生电路（二）、设计给定序列信号的产生电路（二）设计给定序列信号的产生电路（二）设计给定序列信号的产生电路 1.移存型序列信号发生器移存型序列信号发生器 例：设计产生序列信号例：设计产生序列信号11000、11000、的发生器的发生器解：分析状态，确定触发器个数解：分析状态，确定触发器个数 状态转换表状态转换表问题：如何用触发器设计本题？问题：如何用触发器

22、设计本题？ 2.计数器型序列信号发生器计数器型序列信号发生器 例：设计产生序列信号例：设计产生序列信号1111000100、1111000100、的发生器的发生器解：分析状态数解：分析状态数(计数计数0-9, 输出输出:F) 2.计数器型序列信号发生器计数器型序列信号发生器输出输出F卡诺图卡诺图五五.序列发生器序列发生器（一）、什么是序列发生器（一）、什么是序列发生器（二）、设计给定序列信号的产生电路（二）、设计给定序列信号的产生电路（三）、根据序列循环长度（三）、根据序列循环长度M的要求设计发生器的要求设计发生器第七节第七节 用集成器件设计时序电路用集成器件设计时序电路例例6-16 试设计试

23、设计1011序列检测电路序列检测电路用移位寄存器设计用移位寄存器设计方法二方法二: (例例6-16 试设计试设计1011序列检测电路序列检测电路)看仿真看仿真第七节第七节 用集成器件设计时序电路用集成器件设计时序电路例例6-17 试用试用SSI设计一可变序列检测器，当控制变量设计一可变序列检测器，当控制变量X0时，电时，电路能检测出序列路能检测出序列Y中的中的“101”子序列；而当子序列；而当X1时，则检测时，则检测“1001”子序列。检测器输出为子序列。检测器输出为Z，且被检测序列不可重叠。，且被检测序列不可重叠。X0时，检测时，检测 “101”子序列；子序列；X1时，则检测时，则检测“1001”子序列。子序列。101100101例例6-18 试设计一个可变模同步分频器，当控制输入试设计一个可变模同步分频器，当控制输入X0时时为为5分频；分频；X1时为时为7分频。分频。 X=0模模5X=1模模7本章总结：本章总结：1.时序电路的分析（异步、同步）时序电路的分析（异步、同步）2.时序电路的设计（同步）时序电路的设计（同步）3.寄存器寄存器4.计数器：任意进制计数器