第8章 时序逻辑电路

1、用驱动方程、状态方程和时序图分析时序逻用驱动方程、状态方程和时序图分析时序逻 了解：了解：中规模集成移位寄存器的中规模集成移位寄存器的应用方法应用方法。掌握：掌握：辑电路的辑电路的方法方法。集成时序逻辑电路器件功能表的读法。集成时序逻辑电路器件功能表的读法。单向、双向及循环移位寄存器的逻辑功能。单向、双向及循环移位寄存器的逻辑功能。 熟悉：熟悉：移位寄存器的移位寄存器的工作原理。工作原理。本章教学基本要求本章教学基本要求常用中规模计数器的常用中规模计数器的应用方法应用方法。同步和异步二进制、十进制、同步和异步二进制、十进制、N进制及各种可进制及各种可逆计数器的工作原理的逆计数器的工作原理的分析

2、方法分析方法。 第第8 8章章 时序逻辑电路时序逻辑电路 8.1 8.1 时序电路的分析时序电路的分析 8.2 8.2 寄存器寄存器 8.3 8.3 计数器计数器8.4 8.4 时序电路的设计时序电路的设计 概述概述 时序逻辑电路：任一时刻的输出信号不仅取决于时序逻辑电路：任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。该时刻的输入信号，而且还取决于电路原来的状态。一、时序逻辑电路的组成一、时序逻辑电路的组成存储电路存储电路组合逻辑电路组合逻辑电路x1xnz1zmq1qjy1yk电路结构：电路结构：由存储电路和组合逻辑电路组成。由存储电路和组合逻辑电路组成。时序逻辑电

3、路的结构框图 二、时序逻辑电路的分类二、时序逻辑电路的分类 没有统一的时钟脉冲信号，各触发器状态的变化没有统一的时钟脉冲信号，各触发器状态的变化不不是同时是同时发生，而是有先有后。发生，而是有先有后。按照按照触发触发器的器的动作动作特点特点同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路 所有触发器的状态变化都是在所有触发器的状态变化都是在同一时钟同一时钟信号作用下信号作用下同时同时发生的。发生的。1JC11K1JC11K1JC11K&FF1FF0FF2ZCPQ2Q1Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0三、时序逻辑功能的描述方法三、时序

4、逻辑功能的描述方法1.1.逻辑方程式逻辑方程式输出方程输出方程驱动方程（激励方程、输入方程）驱动方程（激励方程、输入方程）次态方程（状态方程）次态方程（状态方程）2.2.状态真值表状态真值表 也称状态迁移表或也称状态迁移表或状态表状态表，用列表的方式来描述时序，用列表的方式来描述时序逻辑电路逻辑电路输出输出Z Z、次态次态Q Qn+1n+1和和外部输入外部输入X X、现态现态Q Qn n之间的逻之间的逻辑关系。辑关系。将驱动方程代入相应触发器的特征方程中所得到的方程将驱动方程代入相应触发器的特征方程中所得到的方程 时序电路的输出逻辑表达式时序电路的输出逻辑表达式各触发器输入信号的逻辑表达式各触

5、发器输入信号的逻辑表达式 假定一个状态（现态），将其代入次态方程就可得出相应假定一个状态（现态），将其代入次态方程就可得出相应的次态。逐个假定状态，并列表表示，即得状态真值表。的次态。逐个假定状态，并列表表示，即得状态真值表。3.3.状态转移图状态转移图X1X0/ZQ1Q0Q2Q1Q00001111001/111/011/010/111/001/111/010/110/101/110/1000001010011111110101100 也称也称状态图状态图，是用几何图形的方式来描述时序逻辑，是用几何图形的方式来描述时序逻辑电路电路输入输入X X、输出、输出Z Z以及以及状态转移规律状态转移规律

6、之间的逻辑关系。之间的逻辑关系。4.4.时序图时序图在时钟脉冲在时钟脉冲 CPCP作用下，各触发器状态变化的作用下，各触发器状态变化的波形图波形图。 用圆圈及其内的标注表示电路的所有稳态，用箭头表用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件，示状态转换的方向，箭头旁的标注表示状态转换的条件，从而得到的状态转移图。从而得到的状态转移图。第第8章章 时序逻辑电路时序逻辑电路 时序逻辑电路的分析，就是根据给定的时序逻时序逻辑电路的分析，就是根据给定的时序逻辑电路图，辑电路图，找出该时序逻辑电路在输入信号及时钟找出该时序逻辑电路在输入信号及时钟信号作用

7、下，电路的状态及输出的变化规律信号作用下，电路的状态及输出的变化规律，从而，从而了解该时序逻辑电路的逻辑功能。了解该时序逻辑电路的逻辑功能。8.18.1时序逻辑电路的分析时序逻辑电路的分析第第8章章 时序逻辑电路时序逻辑电路逻辑图逻辑图 时钟方程、时钟方程、 驱动方程、驱动方程、 输出方程输出方程次态方程次态方程状态图或状态图或时序图时序图判断电路判断电路逻辑功能逻辑功能1234一、时序逻辑电路的分析步骤一、时序逻辑电路的分析步骤写写方方程程状态表状态表5第第8章章 时序逻辑电路时序逻辑电路 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF

8、0 FF1 FF2 CP CPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 时钟方程：时钟方程：输出方程：输出方程：同步时序电路的时同步时序电路的时钟方程可省去不写。钟方程可省去不写。驱动方程：驱动方程：1写写方方程程式式二、二、 同步时序逻辑电路分析举例同步时序逻辑电路分析举例第第8章章 时序逻辑电路时序逻辑电路2求次态方程求次态方程JK JK 触发器的特征方程：触发器的特征方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的将各触发器的驱动方程代入，即得电路的次态方程次态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQ

9、QKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212nnnnnnQKQJQKQJQKQJ202001011212 第第8章章 时序逻辑电路时序逻辑电路3列状态表列状态表nnnnnnnnQQYQQQQQQ21210011112 0 0 00 0 10 1 1 1 1 11 1 01 0 0 0 1 01 0 1 0 0 10 1 11 1 11 1 0 1 0 00 0 01 0 1 0 1 0000001010001000101112YQQQnnn0001010101112YQQQnnn0011011101112YQQQnnn01

10、10111101112YQQQnnn0110101101112YQQQnnn1100100101112YQQQnnn0011001101112YQQQnnn1100110101112YQQQnnn有效有效循环循环无效无效循环循环有效有效状态状态无效无效状态状态 将现态代入次态方程求次态将现态代入次态方程求次态将新状态作现态，再计算下一个次态。将新状态作现态，再计算下一个次态。一直计算到状态进入循环为止一直计算到状态进入循环为止第第8章章 时序逻辑电路时序逻辑电路 000001011 /1 /0 100110111 /0 /0 /0 /0 (a) 有有效效循循环环 010 101 (b) 无无效

11、效循循环环 /0 /1 排排列列顺顺序序： /Y nnnQQQ012 4画状态图、时序图画状态图、时序图状态图状态图每每6 6个个脉冲脉冲循环一次，循环一次，有一个有一个进位进位输出输出无效态不能在无效态不能在脉冲的作用下脉冲的作用下回到有效态回到有效态,电电路路不能自启动不能自启动123456圆圈内表示圆圈内表示 Q2 Q1 Q0 的状态；箭头的状态；箭头表示电路状态转换的方向；箭头上方的表示电路状态转换的方向；箭头上方的“ x / y ”中，中，x 表示转换所需的输入变表示转换所需的输入变量取值，量取值，y 表示现态下的输出值。本例表示现态下的输出值。本例中没有输入变量，故中没有输入变量，

12、故 x 处空白。处空白。Q2 Q1 Q0 x / y第第8章章 时序逻辑电路时序逻辑电路 1 2 3 4 5 6 CP Q0 Q1 Q2 Y 5电电路路功功能能时时序序图图 有效循环的有效循环的6 6个状态分别是个状态分别是0 05 5这这6 6个十进个十进制数字的制数字的格雷码格雷码，并且在时钟脉冲，并且在时钟脉冲CP CP 的作用下，的作用下，这这6 6个状态是按个状态是按递增递增规律变化的，即：规律变化的，即：000000001011111110100001011111110100000000 这是一个用这是一个用格雷码格雷码表示的表示的六进制同步加法计六进制同步加法计数器数器。当对第。

13、当对第6 6个脉冲计数时，计数器又重新从个脉冲计数时，计数器又重新从000000开始计数，并产生输出开始计数，并产生输出Y Y1 1。000100111011001110000进位进位 必须画出必须画出一个计数周一个计数周期的波形。期的波形。第第8章章 时序逻辑电路时序逻辑电路FF0FF1FF2&CCPJ0K0Q0J1K1Q1J2K2Q20Q1Q2Q解：解： 分析电路组成。分析电路组成。 写出驱动方程和输出方程。写出驱动方程和输出方程。 02,nJQ01K n10K =Q21K 201nnnCQ Q Q例例2 2： 分析下图所示时序逻辑电路的逻辑功能。分析下图所示时序逻辑电路的逻辑功能。,01

14、nQJ ,102nnQQJ 第第8章章 时序逻辑电路时序逻辑电路 求次态方程求次态方程。（将驱动方程代入。（将驱动方程代入JKJK触发器的特征方程。）触发器的特征方程。）1,nnnQJQKQ可得：可得：10000020, nnnnnQJ QK QQ QCP11111011, nnnnnQJ QK QQQCP122220122, nnnnnnQJ QK QQ Q QCP 将输入信号和现态的各种取值组合代入次态方程，将输入信号和现态的各种取值组合代入次态方程，得状态表：得状态表：2nQ1nQ0nQ12nQ11nQ10nQC0 0 00 0 10 0 10 1 00 1 11 0 01 0 11 1

15、 01 1 10 1 00 1 11 0 00 0 00 1 00 1 00 0 000001000第第8章章 时序逻辑电路时序逻辑电路 由状态表作状态图：由状态表作状态图：000001010101011110100111Q2Q1Q0/C/0/0/0/0/1 结论：结论：该电路是一个同步五进制（模该电路是一个同步五进制（模5 5）的加）的加法计数器，能够自动启动，法计数器，能够自动启动，C C为进位端。为进位端。闭合回路闭合回路中中的为的为“有效状态有效状态”闭合回路闭合回路外外的为的为“无效状态无效状态” 当电路处于当电路处于任一无效状态任一无效状态时，若能在时钟信号作用下时，若能在时钟信号

16、作用下进进入有效状态入有效状态，称该电路具有自，称该电路具有自启动能力；否则，该电路无自启动能力；否则，该电路无自启动能力。启动能力。第第8章章 时序逻辑电路时序逻辑电路三、异步时序逻辑电路的分析三、异步时序逻辑电路的分析异步异步与同步时序电路的根本区别在于前者与同步时序电路的根本区别在于前者不受同一时钟控制不受同一时钟控制，而后者受同一时钟控制。，而后者受同一时钟控制。因此，分析异步时序电路时因此，分析异步时序电路时需写出时钟方程需写出时钟方程，并特别注意各触发器的时钟条件何时满足。并特别注意各触发器的时钟条件何时满足。第第8章章 时序逻辑电路时序逻辑电路分析举例例例3 3 试分析图示电路的

17、逻辑功能。试分析图示电路的逻辑功能。这是异步时序逻辑电路。分析如下：这是异步时序逻辑电路。分析如下：解：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1 1RDCPC1C1C1RDRRR FF1 受受 Q0 下降沿触发下降沿触发 FF0 和和 FF2 受受 CP 下降沿触发下降沿触发第第8章章 时序逻辑电路时序逻辑电路1. 1. 写方程式写方程式( (1 1) )时钟方程时钟方程( (3 3) )驱动方程驱动方程( (2 2) )输出方程输出方程( (4 4) )次态方程次态方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1

18、 1RDQ2YCP1 = Q0 Q0 CP0 = CP2 = CP CP Y = Q2n1 11J1K1 11J1KJ0 = Q2n ，K0 = 1J2 = Q1n Q0n ，K2 = 1J1 = K1 = 1Q2n11K1J&Q1nQ0n第第8章章 时序逻辑电路时序逻辑电路1. 1. 写方程式写方程式( (1 1) )时钟方程时钟方程( (3 3) )驱动方程驱动方程( (2 2) )输出方程输出方程( (4 4) )次态方程次态方程CP1 = Q0 Q0 CP0 = CP2 = CP CP Y = Q2nJ0 = Q2n ，K0 = 1J2 = Q1n Q0n ，K2 = 1J1 = K1

19、 = 1Q0n+1 = J0 Q0n + K0 Q0n Q1n+1 = J1 Q1n + K1 Q1n Q2n+1 = J2 Q2n + K2 Q2n 代入代入 J1 = K1 = 1代入代入 J2 = Q1n Q0n K2 = 1= Q2n Q0n + 1 Q0n = Q2n Q0n = 1 Q1n + 1 Q1n = Q1n = Q1n Q0n Q2n + 1 Q2n = Q1n Q0n Q2n 代入代入 J0 = Q2n ，K0 = 1Q0n+1 = Q2n Q0n CP Q1n+1 = Q1n Q0Q2n+1 = Q1n Q0n Q2n CP 第第8章章 时序逻辑电路时序逻辑电路2.

20、2. 列状态表列状态表设初始状态为设初始状态为Q2 Q1 Q0 = 0000100000 Q0n+1 = Q2n Q0n = 0 0 = 1 Y = Q2n = 001 Q2n+1 = Q1n Q0n Q2n = 0 0 0 = 0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输输 出出次次 态态现现 态态CP2CP0CP1时时 钟钟 脉脉 冲冲CP0 = CP，FF0 满足时钟触发条件。满足时钟触发条件。CP1 = Q0 为上升沿，为上升沿，FF1 不满足时钟触发条件，状态保持不变不满足时钟触发条件，状态保持不变。CP2= CP，FF2 满足时钟触发条件。满足时钟触发条件。第第8章章 时

21、序逻辑电路时序逻辑电路2. 2. 列状态表列状态表设初始状态为设初始状态为Q2 Q1 Q0 = 0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输输 出出次次 态态现现 态态CP2CP0CP1时时 钟钟 脉脉 冲冲001010010 Q0n+1 = Q2n Q0n = 0 1 = 0 Q1n+1 = Q1n = 0 = 1 将新状态将新状态“001”作为现作为现态，再计算下一个次态。态，再计算下一个次态。CP1 = Q0 为下降沿，为下降沿，FF1 满足时钟触发条件满足时钟触发条件。 Q2n+1 = Q1n Q0n Q2n = 0 1 0 = 0 Y = Q2n = 0第

22、第8章章 时序逻辑电路时序逻辑电路2. 2. 列状态表列状态表设初始状态为设初始状态为Q2 Q1 Q0 = 0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输输 出出次次 态态现现 态态CP2CP0CP1时时 钟钟 脉脉 冲冲依次依次类推类推0010100一直计算到电路一直计算到电路状态进入循环为止。状态进入循环为止。 1 0 1 1 1 0 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 100000100011100110010时钟时钟Q Q0 0没发生变化没发生变化第第8章章 时序逻辑电路时序逻辑电路3. 3. 画状态图和时序图画状态图和时序图/0/0/

23、0/ 0/1100Q2Q1Q0111110101011010001000/0/0/0状态图状态图第第8章章 时序逻辑电路时序逻辑电路必须画出一个必须画出一个计数周期的波形。计数周期的波形。110010100Q0Q1Q2000000CP12345Y000可见，当计数至第可见，当计数至第 5 个计数脉冲个计数脉冲 CP 时，时， 电路状态进入循环，电路状态进入循环，Y 输出进位脉冲下降沿。输出进位脉冲下降沿。分析得：分析得： 该电路是一个该电路是一个异步五进制（模异步五进制（模5 5）加法计数器电路，）加法计数器电路，且电路具有自启动功能。且电路具有自启动功能。4. 逻辑功能分析逻辑功能分析时序图

24、：时序图：第第8章章 时序逻辑电路时序逻辑电路CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q0练习：分析下图所示异步时序电路的逻辑功能。练习：分析下图所示异步时序电路的逻辑功能。解：解： 时钟方程时钟方程nnnQDQDQD001122 ，次态方程次态方程 CPQDQQQDQQQDQnnn 001n0111n11221n20驱动方程驱动方程CP1 = Q0 Q0 CP0 = CP CP CP1 = Q1 Q1 第第8章章 时序逻辑电路时序逻辑电路列状态表列状态表0 0 0 1 1 1 1 1 01 0 11 0 0 0 1 1 0 1 0 0 0 11111000

25、01010101011001100 1n01n11n210 n0n1n2 QQQQQCPQQQ 画状态图画状态图100Q2Q1Q0111110101011010001000第第8章章 时序逻辑电路时序逻辑电路 由状态图可以看出，在时钟脉冲由状态图可以看出，在时钟脉冲CPCP的作用下，电路的作用下，电路的的8 8个状态按递减规律循环变化，即：个状态按递减规律循环变化，即：000111110101100011010001000000111110101100011010001000电路具有递减计数功能，是一个电路具有递减计数功能，是一个3 3位二进制位二进制异步减法计数异步减法计数器，且具有自启动功

26、能器，且具有自启动功能。画波形图画波形图逻辑功能分析逻辑功能分析CPQ0Q1Q2设设Q2Q1Q0的初始状态为的初始状态为000。第第8章章 时序逻辑电路时序逻辑电路本节小结本节小结： 时序电路的时序电路的特点特点是：在任何时刻的输出不仅和是：在任何时刻的输出不仅和输输入入有关，而且有关，而且还决定还决定于电路于电路原来的状态原来的状态。为了记忆电。为了记忆电路的状态，时序电路路的状态，时序电路必须包含有存储电路必须包含有存储电路。存储电路。存储电路通常以触发器为基本单元电路构成。通常以触发器为基本单元电路构成。 时序电路可分为时序电路可分为同步同步时序电路和时序电路和异步异步时序电路两时序电路

27、两类。它们的主要类。它们的主要区别区别是，前者的所有触发器受是，前者的所有触发器受同一时同一时钟脉冲控制钟脉冲控制，而后者的各触发器则受，而后者的各触发器则受不同的脉冲源控不同的脉冲源控制制。 时序电路的逻辑功能可用时序电路的逻辑功能可用逻辑图逻辑图、次态方程次态方程、状状态表态表、状态图状态图和和时序图时序图等方法来描述，它们在本质上等方法来描述，它们在本质上是相通的，可以互相转换。是相通的，可以互相转换。时序电路的时序电路的分析分析，就是由逻辑图到状态图的转换，就是由逻辑图到状态图的转换，然后分析状态图说明电路的逻辑功能。然后分析状态图说明电路的逻辑功能。第第8章章 时序逻辑电路时序逻辑电

28、路FF3FF2FF1J3K3Q3J2K2Q2J1K1Q13Q2Q1QFF0J0K0Q00Q&BCP解：解： 由上图可知，该电路是一个由上图可知，该电路是一个异步异步时序电路。时序电路。 列方程。列方程。nn013201CP =CP,CP =CP =Q,CP =Q驱动方程：驱动方程：0011321,1nnJKJQ QK2233211,1nnJKJQ QK时钟方程：时钟方程：例例3 3： 分析下图所示时序逻辑电路的逻辑功能。分析下图所示时序逻辑电路的逻辑功能。第第8章章 时序逻辑电路时序逻辑电路输出方程：输出方程：3210nnnnBQ Q Q Q 求次态方程。求次态方程。100, nnQQCPnn

29、nnn+110321Q=Q QQ , Q1221, nnnQQQ130321, nnnnnQQ Q QQ第第8章章 时序逻辑电路时序逻辑电路 列状态表列状态表n3Q2nQ1nQ0nQ13nQ12nQ11nQ10nQBCP0 0 0 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1011111111000000000000000000000011111111111111111110000000000000010000000000000

30、00CP0CP1CP3CP0CP1CP3CP0CP2CP0CP0CP1CP3CP0CP0CP1CP3CP2CP0CP0CP1CP3CP0CP0CP1CP3CP0CP0CP1CP3CP0CP0CP1CP3CP01221, nnnQQQ130321, nnnnnQQ Q QQ100, nnQQCP110321, nnnnnQQQQQCP2第第8章章 时序逻辑电路时序逻辑电路 画状态图。画状态图。0000/11001/01000/00111/001100101/0/00100/00011/00010/00001/0101010111100110111101111Q3Q2Q1Q0/C 结论：结论： 该

31、电路是一个该电路是一个能自启动的异步能自启动的异步8421BCD8421BCD码十码十进制减法计数器进制减法计数器。当减到最小（。当减到最小（00000000）时，借位）时，借位输出输出B B为高电平。为高电平。第第8章章 时序逻辑电路时序逻辑电路8.28.2寄存器寄存器第第8章章 时序逻辑电路时序逻辑电路 在数字电路中，用来在数字电路中，用来存放一组二进制数据存放一组二进制数据或代码的电或代码的电路称为寄存器。路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一个触发器可以存储1 1位二进制代码位二进制代码，存放，存

32、放n n位二进制代位二进制代码的寄存器，需用码的寄存器，需用n n个触发器来构成。个触发器来构成。数码寄存器：数码寄存器：存储二进制数码、运算结果或指令等存储二进制数码、运算结果或指令等 信息的电路。信息的电路。移位寄存器：移位寄存器：不但可存放数码，而且在移位脉冲作不但可存放数码，而且在移位脉冲作 用下，寄存器中的数码可根据需要向左用下，寄存器中的数码可根据需要向左 或向右移位。或向右移位。 1. 寄存器分类： 第第8章章 时序逻辑电路时序逻辑电路2. 寄存器应用举例： (1) 运算中存贮数码、运算结果。(2) 计算机的CPU由运算器、控制器、译码器、寄 存器组成，其中就有数据寄存器、指令寄

33、存器、 一般寄存器。 3. 寄存器与存储器有何区别?寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于宾馆的贵重物品寄存、超级市场的存包处。）存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库） 第第8章章 时序逻辑电路时序逻辑电路在在 R = 1 且且CP上升沿未到达时，各触发器的状态不上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。变，即寄存的数码保持不变。 R 为异步清零端，为异步清零端，当当 R = 0 时时，各触发器均被，各触发器均被置置 0。寄存器工作时，。寄存器工作时，R 应为高电平。应为高电平。 下面请看置数演示下面请看置数演示一、

34、一、数码寄存器数码寄存器 由由D 触发器触发器构成，因此能锁存输入数据。构成，因此能锁存输入数据。D0D1 D2D3 D0 D3 称为称为并行数据输入端并行数据输入端，当时钟，当时钟 CP 上升沿上升沿到达时，到达时，D0 D3 被并行置入到被并行置入到 4 个触发器中，使个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。D0D1 D2D3Q0 Q3 是同时输出的，这种输出是同时输出的，这种输出方式称并行输出。方式称并行输出。Q0 Q1Q2 Q3RRRRRD0D1 D2D3D0D1 D2D3第第8章章 时序逻辑电路时序逻辑电路 无论寄存器中原来的内容是什么，只要送数控制的时钟

35、脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入寄存器中，即有：1.1.一步（单拍）接收一步（单拍）接收4 4位数据寄存器位数据寄存器接收接收10111011C1 1DQ3Q2Q1Q0D0D1D2D3C1 1DC1 1DC1 1D在数码寄存器中，数据的输入、输出均为在数码寄存器中，数据的输入、输出均为并行并行方式。方式。012310111213DDDDQQQQnnnn第第8章章 时序逻辑电路时序逻辑电路2.2.两步（二拍）接收两步（二拍）接收4 4位数据寄存器位数据寄存器并行输出并行输出并行输入并行输入清清0 0接收接收RSRSRSRS & & &Q3Q2Q1Q0D0D1D2

36、D3 &000010110100“1”1”1011第第8章章 时序逻辑电路时序逻辑电路74LS1730QQ3Q1D3D2D1D0Q21OE1IE2IECP2OECR1215345679101112131474LS173 74LS173 逻辑符号逻辑符号74LS17374LS173功能表功能表CRCP1IE2IEDQ1 0非非 0 1 0 1 0 0 0 0 0 0 0 1 0nQnQnQ01、 为数据输出控制端，当为数据输出控制端，当 或或 为高电平时，输出为高阻状态为高电平时，输出为高阻状态1OE2OE1OE2OE3. 集成基本寄存器集成基本寄存器74LS173第第8章章 时序逻辑电路时序逻

37、辑电路二二 、移位寄存器、移位寄存器在控制信号作用下，可实现在控制信号作用下，可实现右移也可实现左移。右移也可实现左移。 双向移位双向移位寄寄 存存 器器单向移位单向移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向右移动存器中的数码依次向右移动 1 位。位。 每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向左移动存器中的数码依次向左移动 1 位。位。 Shift register用于存放数码和使数码根据需要向左或向右移位。用于存放数码和使数码根据需要向左或向右移位。第第8章章 时序逻

38、辑电路时序逻辑电路1. 单向移位寄存器的结构与工作原理单向移位寄存器的结构与工作原理右移输入右移输入D0D1D3DID2右移输出右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲移位脉冲CP右右 移移 位位 寄寄 存存 器器 由由 D D 触发器构成。触发器构成。可写出时钟方程、驱动方程、次态方程可写出时钟方程、驱动方程、次态方程在在 CP CP 上升沿作用下，上升沿作用下，串行输入数据串行输入数据 D DI I逐步被移入逐步被移入 FFFF0 0 中；同时，数据逐步被右移。中；同时，数据逐步被右移。D0=DI，D1=Qn0，D2=Qn1，D3= Qn2。

39、DI右移输入右移输入D0Q0右移输出右移输出D1D2D3Q1Q2Q31D1D1D1D1. 单向移位寄存器单向移位寄存器第第8章章 时序逻辑电路时序逻辑电路串行输入串行输入串串行行输输出出并行输出并行输出1 10 01 11 10 00 00 00 01DC1R1DC11DC1FF0FF2FF1CP1DC1FF3RRRQ1DIQ2Q3Do清清0 0Q0用用D D触发器构成的移位寄存器触发器构成的移位寄存器举例说明工作原理举例说明工作原理第第8章章 时序逻辑电路时序逻辑电路串行输入数码串行输入数码DI= 1101，电路初态为，电路初态为 Q3Q2Q1Q0= 0000。可见，移位寄存器除了能寄存数码

40、外，可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。还能实现数据的串、并行转换。11011401100300111200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲在在 4 个移位脉冲作个移位脉冲作用下，用下，串行输入串行输入的的 4 位位数码数码 1101 全部存入寄全部存入寄存器，并存器，并由由 Q3、Q2、Q1 和和 Q0 并行输出并行输出。第第8章章 时序逻辑电路时序逻辑电路 由JK触发器构成的右移移位寄存器，该电路与上述电路功能相同。第第8章章 时序逻辑电路时序逻辑电路 Q0 Q1 Q2 Q3 F0 F1 F2 F3

41、 D0 D1 D2 D3 1D C1 1D C1 1D C1 1D C1 Q0 Q1 Q2 Q3 CP 移位时钟脉冲 左移输出 左移输入 Di Q0 Q1 Q2 Q3 并行输出4位左移移位寄存器第第8章章 时序逻辑电路时序逻辑电路单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在）单向移位寄存器中的数码，在CP脉冲操作下，脉冲操作下，可以依次右移或左移。可以依次右移或左移。（2）n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n位二进制代码。位二进制代码。n个个CP脉冲即可完成串行输入工作，此后可从脉冲即可完成串行输入工作，此后可从Q0Qn-1端

42、获得并行的端获得并行的n位二进制数码，再用位二进制数码，再用n个个CP脉冲脉冲又可实现串行输出操作。又可实现串行输出操作。（3）若串行输入端状态为）若串行输入端状态为0，则，则n个个CP脉冲后，寄脉冲后，寄存器便被清零。存器便被清零。（4）左移：数码由高位到低位依次送入寄存器。左移：数码由高位到低位依次送入寄存器。 右移：数码由低位到高位依次送入寄存器。右移：数码由低位到高位依次送入寄存器。第第8章章 时序逻辑电路时序逻辑电路CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D32. 双向移位寄存器双向移位寄存器 74LS194Q3Q2Q1Q0SRSLM1M0D3D

43、2D1D0移位脉冲移位脉冲输入端输入端右移右移串行数码串行数码输输 入入 端端并行数码输入端并行数码输入端左移左移串行数码输入端串行数码输入端 工作方式控制端工作方式控制端M1 M0 = 00 保持保持M1 M0 = 01 右移右移M1 M0 = 10 左移左移M1 M0 = 11 并行置数并行置数并行数据输出端，从高并行数据输出端，从高位到低位依次为位到低位依次为 Q3 Q0。异步置异步置 0 端低电平有效端低电平有效第第8章章 时序逻辑电路时序逻辑电路4 4位双向移位寄存器的逻辑图位双向移位寄存器的逻辑图第第8章章 时序逻辑电路时序逻辑电路74LS194的功能表的功能表保保 持持d0000

44、保保 持持01左移左移输入输入00Q3Q2Q111左移左移输入输入11Q3Q2Q11011右移右移输入输入0Q2Q1Q000101右移右移输入输入1Q2Q1Q011101并行置数并行置数d3d2d1d0d3d2d1111保保 持持01置零置零00000Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明说明输输 出出输输 入入结论：清零功能最优先（异步方式）。移位、并行输入都需CP的到来（同步方式）第第8章章 时序逻辑电路时序逻辑电路CR74LS194 74LS194 新标准逻辑符号新标准逻辑符号4 4位移位位移位寄存器寄存器公共框公共框单元框单元框方式关联方式关联符：符：M0 M

45、3对应对应S1S0=00、01、10、11C4表示表示CP对对4个单元个单元框均有控制框均有控制作用作用清零端，低清零端，低电平有效电平有效1和和2分别代表分别代表S1S0=01和和10进行进行右右移移和和左移左移右移输入端右移输入端左移输入端，左移输入端，2，4D表示表示M2且且CP时时左移左移Q0Q1Q2Q315141312DS LD3D2D1D0DS R2345671,4D2,4D3,4D3,4D3,4D3,4DCPS0S1SRG4R01C4/20M31并行数据并行数据输入端输入端4位输出端位输出端第第8章章 时序逻辑电路时序逻辑电路8位序列脉冲信号产生电路M1M0=01，为右移方式，Q

46、3经非门接DSR，同时Q3作为OUT。 首先令CR0，输出端全为零，则DSR为1； C P ， DS R数 据 右 移 ， Q3的 输 出 依 次 为0000111100001111。 电路产生的8位序列脉冲信号为00001111。 用用74LS194构成构成脉冲序列发生器脉冲序列发生器3.移位寄存器的应用移位寄存器的应用 8位序列脉冲信号发生器输出波形第第8章章 时序逻辑电路时序逻辑电路本节小结寄存器是用来存放二进制数据或代码的电路，寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，

47、以便随时取用。需要处理的数据和代码先寄存起来，以便随时取用。寄存器分为数码寄存器和移位寄存器两类。数寄存器分为数码寄存器和移位寄存器两类。数码寄存器的数据只能并行输入、并行输出。移位寄码寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行串行输出，并行输入、串行输出，串行输入、并行输出。输出。寄存器的应用很广，特别是移位寄存器，不仅寄存器的应用很广，特别是移位寄存器，不仅可将串行数码

48、转换成并行数码，或将并行数码转换可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计成串行数码，还可以很方便地构成移位寄存器型计数器和脉冲发生器等电路。数器和脉冲发生器等电路。第第8章章 时序逻辑电路时序逻辑电路 按按时钟控制方式时钟控制方式同步计数器同步计数器：电路中所有触发器共用同一时钟脉冲电路中所有触发器共用同一时钟脉冲 （输入计数脉冲）。（输入计数脉冲）。异步计数器异步计数器：电路中触发器不采用统一的时钟脉冲。电路中触发器不采用统一的时钟脉冲。 在数字电路中，能够记忆输入脉冲个数的电路称在数字电路中，能够记忆输入脉冲个数的电路称为计数器。为计数器。计

49、数器的分类：计数器的分类： 8.3 8.3 计数器计数器第第8章章 时序逻辑电路时序逻辑电路按计数过程中按计数过程中计数的增减计数的增减加法计数器加法计数器：按递增规律计数。：按递增规律计数。减法计数器减法计数器：按递减规律计数。：按递减规律计数。可逆计数器可逆计数器：在控制设置下，既可以递增：在控制设置下，既可以递增 计数又可以递减计数。计数又可以递减计数。 按计数进制按计数进制不同不同二进制计数器二进制计数器：按二进制计数进位规律计数：按二进制计数进位规律计数 的的2 2n n进制计数器均称为二进制计数器。进制计数器均称为二进制计数器。十进制计数器十进制计数器：又称二十进制计数器。：又称二

50、十进制计数器。任意进制计数器任意进制计数器：除二进制，十进制以外的：除二进制，十进制以外的 其他进制计数器。其他进制计数器。第第8章章 时序逻辑电路时序逻辑电路CPCP为秒脉冲为秒脉冲(周期为周期为1秒秒)24进制计数器进制计数器60进制计数器进制计数器60进制计数器进制计数器ag7744874487448744874487448QDQA秒显示秒显示0059秒秒分显示分显示0059分分小时显示小时显示0023小时小时显示译码器显示译码器数码管数码管计数器应用举例电子表电路计数器应用举例电子表电路第第8章章 时序逻辑电路时序逻辑电路同步二进制加法计数器同步二进制加法计数器 一、二进制计数器一、二

51、进制计数器 Q0 Q0 Y FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & 1 & 100 KJnQKJ011 nnQQKJ0122分析：分析：驱动方程驱动方程nnnQQQ012Y 1、同步二进制加法计数器、同步二进制加法计数器共用同一计数脉冲共用同一计数脉冲CP，为同步时序电路。，为同步时序电路。输出方程输出方程第第8章章 时序逻辑电路时序逻辑电路nnnn2n1n0n2n1n012nnn1n0n1n011n10201100QQQQQQQQQQQQQQQQQQQnnn )(次态方程次态方程状态表状态表0 0 0 0 0 1 0

52、 1 00 1 11 0 0 1 0 11 1 01 1 1011001101010101000011110 Y 1n01n11n2n 0n1n2QQQQQQ00000001nnnQKQJQ 1第第8章章 时序逻辑电路时序逻辑电路 画状态图画状态图100Q2Q1Q0001010011101110111000Y Y0 01 10 00 00 00 00 00 0CPQ2Q1Q0Y12345678 画波形图画波形图f fCPCP1/2f1/2fCPCP1/4f1/4fCPCP1/8f1/8fCPCP设初态为设初态为Q3Q2Q1Q0=0000。第第8章章 时序逻辑电路时序逻辑电路FF01J1KRC1

53、Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRDFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRD1 11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2 JK 触发器构成的异步二进制加法计数器触发器构成的异步二进制加法计数器2、异步二进制加法计数器、异步二进制加法计数器第第8章章 时序逻辑电路时序逻辑电路 输入第输入第“1”个计数脉冲时，计数器输出为个计数脉冲时，计数器输出为0001”；输入第输入第“2”个个计数脉冲时，计数器输出为计数脉冲时，计数器输出为“0010”。输入第输

54、入第“15”个脉冲时，输出个脉冲时，输出“1111”，当输入第，当输入第“16”个个脉冲时，输出返回初态脉冲时，输出返回初态“0000”，且，且 Q3 端输出进端输出进位信号下降沿。因此，该电路构成位信号下降沿。因此，该电路构成 4 位二进制加法计数位二进制加法计数器。器。00010010CPQ3Q0Q1Q20000来一个来一个 CP 翻转一次翻转一次 来一个来一个 Q0 翻转一次翻转一次 来一个来一个 Q1 翻转一次翻转一次 来一个来一个 Q2 翻转一次翻转一次 11110000依次输入脉冲时，计数状态按依次输入脉冲时，计数状态按 4 位二进制数递增规律变化。位二进制数递增规律变化。 工作原

55、理工作原理第第8章章 时序逻辑电路时序逻辑电路CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q03.异步二进制减法计数器异步二进制减法计数器第第8章章 时序逻辑电路时序逻辑电路74LS16174LS1614 4位同步二进制加法计数器位同步二进制加法计数器第第8章章 时序逻辑电路时序逻辑电路11234567109111213144.4. 集成同步加法计数器集成同步加法计数器74LS161/16374LS161/16374LS161的符号图的符号图复位端复位端置数端置数端计数控计数控制端制端并行数据并行数据输入端输入端输出端输出端进位输进位输出端出端74LS1610Q

56、CRLD1D0D5COPCTTCTD2D3Q3Q2Q1CP计数时钟计数时钟输入端输入端第第8章章 时序逻辑电路时序逻辑电路CRLDPCTTCTCP3D2D1D0D3Q2Q1Q0Q 0 d2 1d3 0 d0 d1 1 1 1 1 1 0 1 1 0 1 00 0 0 d2 d3 d0 d1 加法计数加法计数 保保 持持保保 持持74LS161的功能表的功能表( (1) )异步置异步置 0 功能功能( (CR 低电平有效低电平有效) ) ( (2) )同步置数同步置数功能功能( (LD 低电平有效低电平有效) ) ( (3) )计数计数功能功能( (CR = LD = CTT = CTP = 1

57、) ) ( (4) )保持保持功能功能( (CR = LD = 1 ，CTT 和和 CTP 中有中有 0) )第第8章章 时序逻辑电路时序逻辑电路CO = Q3n Q2n Q1n Q0n，因此，因此，CO在计数至在计数至“15”时时 跃变为高电平，在计至跃变为高电平，在计至“16”时输出进位信号的下降沿。时输出进位信号的下降沿。0100000000000000000000COQ0Q1Q2Q3 输输 出出计计 数数 器器 状状 态态计计 数数顺顺 序序1601511401311201111009180716051402031110110011001100110011110000111100001

58、1111111000000074LS161加法计数器态序表加法计数器态序表第第8章章 时序逻辑电路时序逻辑电路 74LS161 Q0 Q1 Q2 Q3 (b) 逻辑符号图逻辑符号图 (a) 引脚排列图引脚排列图 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD 74LS161的引脚图的引脚图第第8章章 时序逻辑电路时序逻辑电路序序号号输输 入入输输 出出清零清零CR 使使 能能CTP

59、CTT 置数置数LD时钟时钟CP并行输入并行输入D0 D1 D2 D3Q0 Q1 Q2 Q31234501111 X X X X 1 1 0 X X 0X0111 XX X X X X d0 d1 d2 d3 X X X X X X X X X X X X 0 0 0 0 d0 d1 d2 d3 计计 数数 保保 持持 保保 持持 74LS163功能表功能表第第8章章 时序逻辑电路时序逻辑电路二、二、 十进制计数器十进制计数器1、同步十进制加法计数器、同步十进制加法计数器 采用的是采用的是8421BCD码码,其有效状态从其有效状态从00001001共十共十个。如果进入非有效状态个。如果进入非有

60、效状态 ，能够自动返回到有效状态。，能够自动返回到有效状态。第第8章章 时序逻辑电路时序逻辑电路 C FF0 FF1 FF2 FF3 Q1 Q0 1 CP Q2 1J C1 1K 1J C1 1K 1J C1 1K & & & Q3 Q3 1J C1 1K & & 同步十进制加法计数器同步十进制加法计数器 分析：分析：驱动方程驱动方程和输出方程和输出方程 nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100 , , 1nnQQC03 第第8章章 时序逻辑电路时序逻辑电路 nnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQ3