lec15 存储器扩展

1、第第 15 讲讲 存储器扩展存储器扩展主存储器的基本组织主存储器的基本组织l本章的重点内容本章的重点内容l存储芯片与存储芯片与CPU的连接的连接l译码方法（同样适用于译码方法（同样适用于I/O端口）端口）1. 1. 存储器扩展方法存储器扩展方法n要解决的问题：要解决的问题：q如何利用现有的芯片构造所需要的主存储器如何利用现有的芯片构造所需要的主存储器n三种构造方法三种构造方法q位扩展：存储字长的扩充。位扩展：存储字长的扩充。q字扩展：存储单元数的扩充。字扩展：存储单元数的扩充。q字位同时扩展字位同时扩展1414（1）位扩展位扩展即每个存储单元二进制位数的扩展。即每个存储单元二进制位数的扩展。例

2、如：用例如：用16K1的芯片组成的芯片组成16K8的存储器的存储器RDWRM/IOABA13A0A13A0cs A13A13A0A0D0D6D7DBcs cs 1414DDD2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩充的存储芯片的数据线连接于系统数据多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数，其它连接都一样。总线的不同位数，其它连接都一样。n这些芯片应被看作是一个整体，它们将同时选中这些芯片应被看作是一个整体，它们将同时选中并同时进行读写提供一个存储字数据。并同时进行读写提供一个存储字数据。n常被

3、称为常被称为“芯片组芯片组”位扩展（位扩展（用用1K4的芯片组成的芯片组成1K8的存储器的存储器）位扩展的连接方法位扩展的连接方法n芯片的地址线全部并联且与地址总线相应连接；芯片的地址线全部并联且与地址总线相应连接；n片选信号线并联，连接到地址译码器的输出端；片选信号线并联，连接到地址译码器的输出端；n读写控制信号并联，连接到控制总线的存储器读读写控制信号并联，连接到控制总线的存储器读写控制线上；写控制线上；n不同芯片的数据线连接到数据总线不同位上。不同芯片的数据线连接到数据总线不同位上。（2）字扩展字扩展即存储单元数的扩展。即存储单元数的扩展。例如：用例如：用8K8的芯片组成的芯片组成64K

4、8的存储器的存储器RDWRM/IOA15D7013131313A14A138A120cs D70U038译码译码器器111001000A15 A13A12 A0000000001100100001111110011111A120cs D70U7A120cs D70U1A120低位地址用于片内寻址低位地址用于片内寻址高位地址用于选择芯片高位地址用于选择芯片字扩展的连接方法字扩展的连接方法n求出组成存储器模块所需芯片数，然后按下列步骤连求出组成存储器模块所需芯片数，然后按下列步骤连接有关信号线。接有关信号线。n各芯片的数据线并联，接至相应的系统数据总线；各芯片的数据线并联，接至相应的系统数据总线；

5、n芯片的地址线并联到地址总线对应位上，地址总线芯片的地址线并联到地址总线对应位上，地址总线高位接译码器，译码器输出用作各芯片的片选信号；高位接译码器，译码器输出用作各芯片的片选信号；n读写控制信号并联，连接到控制总线的存储器读写读写控制信号并联，连接到控制总线的存储器读写控制线上。控制线上。译码器译码器74LS1381 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引脚图引脚图Y

6、0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理图原理图74LS138的功能表的功能表片选输入片选输入编码输入编码输入输出输出E3 E2* E1*C B AY7* Y0*1 0 00 0 011111110（仅（仅Y0*有效）有效）0 0 111111101（仅（仅Y1*有效）有效）0 1 011111011（仅（仅Y2*有效）有效）0 1 111110111（仅（仅Y3*有效）有效）1 0 011101111（仅（仅Y4*有效）有效）1 0 111011111（仅（仅Y5*有效）有效）1 1 010111

7、111（仅（仅Y6*有效）有效）1 1 101111111（仅（仅Y7*有效）有效）非上述情况非上述情况11111111（全无效）（全无效）（3）字位同时扩展字位同时扩展例如：用例如：用8K8K4 4的芯片组成的芯片组成16K16K8 8的存储器的存储器A13A12A0D3D0D7D41344A12A0cs U2A12A0cs U0A12A0cs U1D0D3D0D3A12A0cs U3D0D3D0D3字位扩展的连接方法字位扩展的连接方法n选择合适的芯片；选择合适的芯片；n根据要求将芯片多片并联进行位扩展，设计出满足字根据要求将芯片多片并联进行位扩展，设计出满足字长要求的存储模块；长要求的存储

8、模块；n对存储模块进行字扩展，构成符合要求的存储器。对存储模块进行字扩展，构成符合要求的存储器。小结：小结：MM与与CPU的连接的连接n地址引脚：与地址总线地址引脚：与地址总线AB低位地址相连，供低位地址相连，供CPU选择选择片内的某一存储单元。片内的某一存储单元。n数据引脚：与数据总线数据引脚：与数据总线DB相连，接受来自相连，接受来自CPU的数据的数据或向它们提供数据。或向它们提供数据。n片选端片选端 : 通常连接着由地址总线通常连接着由地址总线AB的高地址经译码的高地址经译码后的选择线，或直接连着后的选择线，或直接连着CPU提供的内存操作控制线提供的内存操作控制线，实现，实现CPU对内存

9、操作的控制。对内存操作的控制。nRAM读读/写端：与写端：与CPU的读的读/写控制线相连。写控制线相连。nROM输出允许端输出允许端 ：与：与CPU的读控制线相连。的读控制线相连。CSOEA19 A18 A17 A16 A15 A14A0 全全0全全1D7D027256EPROMA14A0CE2. 片选端处理（地址译码）片选端处理（地址译码）n令芯片（组）的片选端常有效令芯片（组）的片选端常有效,不不与系统的高位地址线发生联系与系统的高位地址线发生联系,芯芯片（组）总处在被选中的状态片（组）总处在被选中的状态.虽虽简单易行、但无法再进行地址扩简单易行、但无法再进行地址扩充，会出现充，会出现“地

10、址重复地址重复” 表示任意（表示任意（0或或1均可）均可）简单处理：片选端常有效简单处理：片选端常有效地址重复地址重复n地址重复地址重复：一个存储单元具有多个存储地址：一个存储单元具有多个存储地址q原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意n出现地址重复时，常选取其中既好用、又不冲出现地址重复时，常选取其中既好用、又不冲突的一个突的一个“可用地址可用地址”，选取的一个原则为：，选取的一个原则为：高位地址全为高位地址全为0例如：例如：00000H 07FFFH高位地址译码才更好译码和译码器译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为唯一翻

11、译为唯一“有效有效输出输出”的过程的过程n译码电路可以使用门电路组合逻辑；更多的是采用译码电路可以使用门电路组合逻辑；更多的是采用集集成译码器成译码器q常用的常用的2:4译码器：译码器： 74LS139q常用的常用的3:8译码器：译码器： 74LS138q常用的常用的4:16译码器：译码器：74LS154n译码具体的方法：译码具体的方法：q全译码全译码q部分译码部分译码q线选译码线选译码全译码全译码n全译码：全译码：所有的系统地址线均参与对存储单元所有的系统地址线均参与对存储单元的译码寻址，包括的译码寻址，包括q片内译码：片内译码：低位地址线对芯片内各存储单元的译码低位地址线对芯片内各存储单元

12、的译码寻址寻址q片选译码：片选译码：高位地址线对存储芯片的译码寻址高位地址线对存储芯片的译码寻址n采用全译码，采用全译码，每个存储单元的地址都是唯一的每个存储单元的地址都是唯一的，不存在地址重复不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多部分译码部分译码n部分译码：部分译码：只有部分高位地址线参与对存储芯只有部分高位地址线参与对存储芯片的译码片的译码n每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重复），（地址重复），需要选取一个可用地址需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n系统的部分地址空间将被浪费系统的部分地址空间将

13、被浪费线选译码线选译码n线选译码：线选译码：只用少数几根高位地址线进行芯片只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）的译码，且每根负责选中一个芯片（组）n构成简单，但地址空间严重浪费构成简单，但地址空间严重浪费n必然会出现地址重复（一个存储单元对应多个必然会出现地址重复（一个存储单元对应多个存储地址）存储地址）,而且而且一个存储地址会对应多个存储一个存储地址会对应多个存储单元单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用片选端译码小结片选端译码小结n在系统中，存储芯片的片选控制端主要与地址在系统中，存储芯片的片选控制端主要与地址发生联系：包括

14、发生联系：包括地址空间的选择地址空间的选择（例如接系统（例如接系统的的M/IO*信号）和信号）和高位地址的译码选择高位地址的译码选择（与系（与系统的高位地址线相关联）统的高位地址线相关联）n对一些存储芯片通过片选无效可关闭内部的输对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用出驱动机制，起到降低功耗的作用n例例: 设计一设计一RAM扩展电路，容量为扩展电路，容量为32K字，字，地址从地址从10000H开始。芯片采用开始。芯片采用62256。n解：解：qa、计算所需要的芯片个数、计算所需要的芯片个数32K16/(32 K8)=2(片片)3. 8086系统存储器扩展举例系统

15、存储器扩展举例 nb、确定、确定CS电路电路6 62 22 25 56 6R RA AM MA14A0D7D0CS OE WR6 62 22 25 56 6R RA AM MA14A0D7D0CS OE WRA14|A1D15|D8D7|D0RDWR+A0M/IOA19A18A17A16BHEnC、电路、电路6 62 22 25 56 6R RA AM MA14A0D7D0CS OE WR6 62 22 25 56 6R RA AM MA14A0D7D0CS OE WRA15|A1D15|D8D7|D0RDWR+A0M/IOA19A18A17A16BHEn总结总结8086CPU芯片芯片DB70

16、D70 (偶片偶片)DB158 D70 (奇片奇片)/RD/OE/WR/WRAn1 An-1.0 /CSA0/BHE偶片/CS奇片/CSA19n+1+M/IO#全译码示例全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12 A0A19A18A17A16A15A14 A13部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11 A0一个可用地址一个可用地址123410101010000001010011全全0 全全1全全0 全全1全全0 全全1全全0 全全120000H 20FFFH21000H 21FFFH22000H 22FFFH23000H 23FFFH线选译码示例线选译码示例A14A12A0A13(1)2764(2)276