第3章存储器层次结构2

1、一、存储器分类一、存储器分类1. 按存储介质分类按存储介质分类(1) 半导体存储器半导体存储器(2) 磁表面存储器磁表面存储器(3) 磁芯存储器磁芯存储器(4) 光盘存储器光盘存储器易易失失volatileTTL 、MOS磁头、载磁体磁头、载磁体硬磁材料、环状元件硬磁材料、环状元件激光、磁光材料激光、磁光材料非非易易失失nonvolatile(1) 存取时间与物理地址无关（随机访问）存取时间与物理地址无关（随机访问） 顺序存取顺序存取存储器存储器SAM 磁带磁带2. 按存取方式分类按存取方式分类(2) 存取时间与物理地址有关（串行访问）存取时间与物理地址有关（串行访问） 随机存储器随机存储器R

2、AM 只读存储器只读存储器ROM 直接存取直接存取存储器存储器DAM 磁盘磁盘在程序的执行过程中在程序的执行过程中 可可读读 可可写写在程序的执行过程中在程序的执行过程中 只只读读磁盘、磁带、磁盘、磁带、光盘、磁盘阵列、光盘、磁盘阵列、网络存储系统等网络存储系统等 高速缓冲存储器（高速缓冲存储器（Cache）Flash Memory存存储储器器主存储器主存储器辅助存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态静态 RAM动态动态 RAM3. 按在计算机中的作用分类按在计算机中的作用分类高高低低小小大大快快慢慢辅存辅存寄存器寄存器缓存缓存主存主存磁盘磁盘光盘光盘磁带磁带光

3、盘光盘磁带磁带速度速度容量容量 价格价格 位位1. 对对存储器的要求：存储器的要求：容量大、速度快、成本低容量大、速度快、成本低2. 存储器三个主要特性的关系存储器三个主要特性的关系 二、存储器的层次结构二、存储器的层次结构CPUCPU主机主机l2. 目前存储器的特点：目前存储器的特点：速度快的存储器价格贵，容量小；速度快的存储器价格贵，容量小； 速度慢的存储器价格低，容量大；速度慢的存储器价格低，容量大；l3. 存储器的设计思路：存储器的设计思路：为了为了解决存储容量、存取速度和价格之间的矛盾解决存储容量、存取速度和价格之间的矛盾，在计在计算机存储器系统设计时，应当算机存储器系统设计时，应当

4、在在三个三个方面方面作折中作折中考虑。考虑。把把各种各种不同速度、容量、价格的存储器不同速度、容量、价格的存储器，按一定的，按一定的体系体系结构结构组织起来，形成一个统一整体的组织起来，形成一个统一整体的存储系统。存储系统。提出提出并建立了分层次的存储器体系结构并建立了分层次的存储器体系结构。 二、存储器的层次结构二、存储器的层次结构a)从从CPU的角度来看的角度来看，n种不同的存储器种不同的存储器(M1Mn)在逻辑上在逻辑上是一个整体是一个整体。b)M1速度速度最快，最快，容量最小，价格最高；容量最小，价格最高；Mn速度最慢，容量速度最慢，容量最大，价格最低最大，价格最低。c)整个整个存储系

5、统具有接近于存储系统具有接近于M1的速度，相等或接近于的速度，相等或接近于Mn的的容量和价格。容量和价格。d)在在多级存储层次中，最常用的数据在多级存储层次中，最常用的数据在M1中，次常用的在中，次常用的在M2中，最少使用的在中，最少使用的在Mn中。中。 二、存储器的层次结构二、存储器的层次结构存储器存储器作用作用性能性能种类种类cache存储当前经常使用的程存储当前经常使用的程序和数据序和数据高速存取指令和数据高速存取指令和数据速度快速度快容量小容量小半导体半导体主存主存存放当前使用的程序和存放当前使用的程序和数据，数据，能和能和cache交换交换数据和指令数据和指令中间中间半导体半导体辅存

6、辅存存放大量的后备程序和存放大量的后备程序和数据数据容量大容量大成本低成本低磁盘磁盘磁带磁带光盘光盘 二、存储器的层次结构二、存储器的层次结构三三级存储架构：级存储架构：高速缓存，主存储器，辅存存储器高速缓存，主存储器，辅存存储器目标目标：主存储器为核心，缓存（主存储器为核心，缓存（cachecache）速度，辅存容量）速度，辅存容量缓存缓存CPU主存主存辅存辅存4. 缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存主存主存辅存辅存主存主存虚拟存储器虚拟存储器10 ns20 ns200 nsms虚地址虚地址逻辑地址逻辑地址实地址实地址物理地址物理地址主存储器主存储器（速度）（速

7、度）（容量）（容量）lCache存储系统存储系统是为是为解决主存速度不足解决主存速度不足而提出来的。在而提出来的。在cache和主存之间，增加和主存之间，增加辅助硬件辅助硬件，让它们构成一个整，让它们构成一个整体。体。l从从CPU看，速度接近看，速度接近cache的速度，容量是主存的容量，的速度，容量是主存的容量，价格接近主存价格。价格接近主存价格。l由于由于cache存储系统存储系统全部全部用硬件来调度用硬件来调度，因此它，因此它对系统对系统程序员和应用程序员都是透明的程序员和应用程序员都是透明的。 二、存储器的层次结构二、存储器的层次结构10ns10ns20ns20ns200ns200ns

8、l虚拟存储系统虚拟存储系统是为是为解决主存容量不足解决主存容量不足而提出来的。在而提出来的。在主存和辅存之间，增加辅助的软硬件，让它们构成一主存和辅存之间，增加辅助的软硬件，让它们构成一个整体。个整体。l从从CPU看，速度接近主存速度，容量是虚拟的地址空看，速度接近主存速度，容量是虚拟的地址空间，价格接近辅存价格。间，价格接近辅存价格。l由于由于虚拟存储系统虚拟存储系统需要需要通过操作系统来调度通过操作系统来调度，因此，因此对对系统程序员是不透明的，但对应用程序员是透明的系统程序员是不透明的，但对应用程序员是透明的。 二、存储器的层次结构二、存储器的层次结构msms200ns200ns10ns

9、10ns 动态动态RAM是利用电容存储电荷的原理来保存信是利用电容存储电荷的原理来保存信息，因为这个电荷量随着时间和温度而减少，导致息，因为这个电荷量随着时间和温度而减少，导致原存信息慢慢丢失，因此必须定期刷新。原存信息慢慢丢失，因此必须定期刷新。l刷新：刷新：先将原存信息读出，再由刷新放大器形成先将原存信息读出，再由刷新放大器形成原信息并重新原信息并重新写入，由刷新电路逐行完成刷新。写入，由刷新电路逐行完成刷新。l刷新周期：刷新周期：从上一次对整个存储器刷新结束到下从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这段时间一次对整个存储器全部刷新一遍为止，这段时间间隔称刷新周

10、期。间隔称刷新周期。l刷新方式：刷新方式：集中式、分散式、异步式集中式、分散式、异步式 (4) 动态动态 RAM 刷新刷新 (4) 动态动态 RAM 刷新刷新 集中刷新集中刷新 （存取周期为存取周期为0.5 s s ）“死时间率死时间率” 为为 128/4 000 100% = 3.2%“死区死区” 为为 0.5 s s 128 = 64 s s 周期序号周期序号地址序号地址序号tc0123871 387201tctctctc3999V W01127读读/写或维持写或维持刷新刷新读读/写或维持写或维持3872 个周期个周期 （1936 s s） 128个周期个周期 （64 s s） 刷新时间间

11、隔刷新时间间隔 （2 ms）刷新序号刷新序号tcXtcY 以以128 128 矩阵为例矩阵为例tC = = tM + + tR读写读写 刷新刷新无无 “死区死区” 分散刷新分散刷新（存取周期为存取周期为1 s ）(存取周期为存取周期为 0.5 s + 0.5 s )以以 128 128 矩阵为例矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔刷新间隔 128 个存取周期个存取周期 分散刷新与集中刷新相结合（异步刷新）分散刷新与集中刷新相结合（异步刷新）对于对于 128 128 的存储芯片的存储芯片（存取周期为存取周期为 0.5 s s ）将

12、刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “死区死区”“死区死区” 为为 0.5 s s 若每隔若每隔 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms 刷新一次刷新一次 3. 动态动态 RAM 和静态和静态 RAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价格价格速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存缓存 用用 1K 4位位 存储芯片组成存储芯片组成 1K 8位位 的存储器的存储器？片？片 五、存储器与五、存储器与 CPU 的连接的连接 1. 存储器容量的扩

13、展存储器容量的扩展 (1) 位扩展位扩展（增加存储字长）（增加存储字长）10根地址线根地址线8根数据线根数据线DDD0479AA021142114CSWE2片片l只增加存储字长，存储器与芯片字数一致，无片选要求。只增加存储字长，存储器与芯片字数一致，无片选要求。l将多个芯片的地址端、片选端和读写控制端相应并联，将多个芯片的地址端、片选端和读写控制端相应并联，数据端分别引出。数据端分别引出。用用1M4的芯片组成的芯片组成1M8的存储器需要的存储器需要2个芯片，需：个芯片，需：l地址地址线线20根根 数据线数据线8根根l控制控制线线读写线和片选线并接读写线和片选线并接 (2) 字扩展（增加存储字的

14、数量）字扩展（增加存储字的数量） 用用 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器的存储器11根地址线根地址线8根数据线根数据线？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS1 只增加存储器的字数，而位数不变。字扩展将芯片只增加存储器的字数，而位数不变。字扩展将芯片的地址线、数据线、读写控制线相应并联，而由片选信的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。号来区分各芯片的地址范围。用用16K8位的芯片组成位的芯片组成64K8位的存储器，需：位的存储器，需：l芯片芯片4个个 地址线地址线16根，片内根，

15、片内14根根l数据数据线线8根根 控制线控制线WE、CS (3) 字、位扩展字、位扩展用用 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片选片选译码译码1K41K41K41K41K41K41K41K4？片？片8片片 2. 存储器与存储器与 CPU 的连接的连接 (1) 地址线的连接地址线的连接(2) 数据线的连接数据线的连接(3) 读读/写命令线的连接写命令线的连接(4) 片选线的连接片选线的连接(5) 合理选择存储芯片合理选择存储芯片(6) 其他：时序其他：时序、负载

16、、负载例例4.1 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码(2) 确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位(3) 分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的地址线的地址线A9 A0

17、接接 1K 4位位 RAM 的地址线的地址线(4) 确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A

18、0D7D4D3D0WR例例 4.1 CPU 与存储器的连接图与存储器的连接图(1) 写出对应的二进制地址码写出对应的二进制地址码例例4.2 假设同前，要求最小假设同前，要求最小 4K为系统为系统 程序区，相邻程序区，相邻 8K为用户程序区。为用户程序区。(2) 确定芯片的数量及类型确定芯片的数量及类型(3) 分配地址线分配地址线(4) 确定片选信号确定片选信号1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址线的地址线例例 4.3 设设 CPU 有有 20 根地址线，根地址线，8 根数据线。根数据线。 并用并用 IO/M 作访存控制信号。

19、作访存控制信号。RD 为读命令，为读命令， WR 为写命令。现有为写命令。现有 2764 EPROM ( 8K 8位位 ), 外特性如下：外特性如下：用用 138 译码器及其他门电路（门电路自定）画出译码器及其他门电路（门电路自定）画出 CPU和和 2764 的连接图。要求地址为的连接图。要求地址为 F0000HFFFFFH , 并并写出每片写出每片 2764 的地址范围。的地址范围。D7D0CEOECE片选信号片选信号OE允许输出允许输出PGM可编程端可编程端PGMA0A12【练习练习】（1）CPU的地址总线的地址总线16根根(A15A0,A0为低位为低位)，双，双向数据总线向数据总线8根根(D7D0)，控制总线中与主存有关的，控制总线中与主存有关的信号有：信号有：MREQ、