第5章时序逻辑电路

1、第五章第五章时序逻辑电路时序逻辑电路江苏省精品课程江苏省精品课程南京航空航天大学南京航空航天大学自动化学院电子技术中心自动化学院电子技术中心5-1第五章第五章 时序逻辑电路时序逻辑电路5.1 概述概述5.2 时序逻辑电路分析时序逻辑电路分析5.3 时序逻辑电路设计时序逻辑电路设计5.4 典型中规模时序逻辑集成电路典型中规模时序逻辑集成电路5-25.1 概述1. 时序逻辑电路一般模型时序逻辑电路一般模型 图图5.1.1 串行加法器结构简图串行加法器结构简图 应用电子教学中心3 u 从功能上从功能上 u 从电路结构上从电路结构上电路的输出不仅取决电路的输出不仅取决于当前的输入，还与于当前的输入，还

2、与电路原来的状态有关电路原来的状态有关组合电路组合电路 + + 存储电路存储电路时序时序逻辑电路的特点逻辑电路的特点5-45.1.2 时序电路一般结构时序电路一般结构框图框图 1(,)FZX Q2(,)FDX Q13(,)nnnFQD Q输出方程输出方程 驱动方程驱动方程 状态方程状态方程 5-52时序逻辑电路的分类时序逻辑电路的分类 同步：同步：存储电路中所有存储电路中所有触发器触发器的时钟使用统一的的时钟使用统一的cp,状状态变化发生在同一时刻态变化发生在同一时刻异步：异步：没有统一的没有统一的cp，触发器状态的变化有先有后，触发器状态的变化有先有后1、同步时序电路与异步时序电路、同步时序

3、电路与异步时序电路仅取决于电路状态有关、与)(),(QFZQXQXFZ5-65.2 时序逻辑电路分析时序逻辑电路分析5.2.1 同步时序逻辑电路分析方法同步时序逻辑电路分析方法 （1）写驱动方程。）写驱动方程。（2）求状态方程及输出方程。）求状态方程及输出方程。（3）画次态卡诺图。）画次态卡诺图。（4）画状态转换表、状态转换图、时序图。）画状态转换表、状态转换图、时序图。（5）分析电路的逻辑功能。）分析电路的逻辑功能。5-75.2.2 时序逻辑电路分析方法及描述工具时序逻辑电路分析方法及描述工具例例5.2.1 图图5.2.1是摩尔型时序逻辑电路，是摩尔型时序逻辑电路，分析该时序逻辑电路的功能。

4、分析该时序逻辑电路的功能。 图图5.2.1 例例5.2.1逻辑电路图逻辑电路图5-8001101JKJKQ驱动方程驱动方程10000000011111101010111nnnnnnnnnnnnnQK QJ QQQQQK QJ QQ QQ QZQ Q 状态方程状态方程输出方程输出方程例例5.2.1 时序逻辑电路分析时序逻辑电路分析5-9状态转换表状态转换表例例5.2.1 时序逻辑电路分析时序逻辑电路分析10000000011111101010111nnnnnnnnnnnnnQK QJ QQQQQK QJ QQ QQ QZQ Q 状态方程状态方程输出方程输出方程5-10 次态卡诺图次态卡诺图 状态

5、转换图状态转换图5-11 时序图时序图 功能分析功能分析该电路是一个带进该电路是一个带进位功能的同步位功能的同步4进进制加法计数器电路。制加法计数器电路。5-125.2.2 时序逻辑电路分析方法及描述工具时序逻辑电路分析方法及描述工具例例5.2.2 图为同时米勒型时序序逻辑电路图，图为同时米勒型时序序逻辑电路图，分析该电路功能。分析该电路功能。图图5.2.5 例例5.2.2逻辑电路图逻辑电路图5-13例例5.2.2时序逻辑电路分析时序逻辑电路分析驱动方程驱动方程00110JKXJKXQ状态方程状态方程输出方程输出方程100011010101nnnnnnnnQXQXQQXQ QXQ QZXQ Q

6、5-14状态转换表状态转换表例例5.2.2 时序逻辑电路分析时序逻辑电路分析状态方程状态方程输出方程输出方程100011010101nnnnnnnnQXQXQQXQ QXQ QZXQ Q5-15状态转换表状态转换表状态方程状态方程输出方程输出方程100011010101nnnnnnnnQXQXQQXQ QXQ QZXQ Q5-16 状态转换图状态转换图状态转换表状态转换表5-17 时序图时序图5-18 功能分析功能分析当当X1时，电路为时，电路为4进制加法计数器进制加法计数器当当X0时，电路停止计数。时，电路停止计数。加法计数带有进位输出。加法计数带有进位输出。例例5.2.2 时序逻辑电路分析

7、时序逻辑电路分析5-195.3 时序逻辑电路设计 5.3.1 同步时序逻辑电路设计方法同步时序逻辑电路设计方法 （1）逻辑抽象。）逻辑抽象。（2）状态化简、状态分配。）状态化简、状态分配。（3）做状态图、表及次态卡诺图。）做状态图、表及次态卡诺图。（4）选择触发器、求状态方程、）选择触发器、求状态方程、 输出方程、驱动方程。输出方程、驱动方程。（5） 检查自启动功能。检查自启动功能。（6）画逻辑电路图。）画逻辑电路图。 5-20 例例5.3.1 用用JK触发器设计一个同步五触发器设计一个同步五进制计数电路，当计数到最后一个状态进制计数电路，当计数到最后一个状态时电路输出时电路输出1 1，其余状

8、态电路输出，其余状态电路输出0 0。 例例5.3.1 同步同步时序逻辑电路设计时序逻辑电路设计 原始状态转换图原始状态转换图编码状态转换图编码状态转换图5-21状态转换表状态转换表Nn+1t210Q QQinm表中表中代表计数脉冲；代表计数脉冲；栏内的栏内的值为计数器的次态；值为计数器的次态；是计数器初态的最小项编号是计数器初态的最小项编号 nt210Q QQ栏内的栏内的值为计数器的初态；值为计数器的初态；例例5.3.1 同步同步时序逻辑电路设计时序逻辑电路设计5-22 次态卡诺图次态卡诺图例例5.3.1 同步同步时序逻辑电路设计时序逻辑电路设计5-23121011101010202nnnnn

9、nnnnnnQQ QQQ QQ QQQQZQ1 1 状态方程状态方程21021010100022 1JQQKQQJQKQJQKZQ3 3 驱动方程驱动方程12102210210211101010101020200()0nnnnnnnnnnnnnnnnnnnnnnnnnnQQ QQQQ Q QQ Q QQQ QQ QQ QQ QQQQQQQ2 JK触发器表达形式触发器表达形式例例5.3.1 同步时序逻辑电路设计同步时序逻辑电路设计5-24 逻辑电路图逻辑电路图 状态转换图状态转换图 例例5.3.1 同步时序逻辑电路设计同步时序逻辑电路设计5-25 例例5.3.3 输入为一串行随机信号，当出现输入

10、为一串行随机信号，当出现110110序列时检测器能识别并使输出信号输出序列时检测器能识别并使输出信号输出“1 1”，对于其他任何输入序列，输出皆为，对于其他任何输入序列，输出皆为“0 0”。例例5.3.3 序列数据检测器设计序列数据检测器设计 原始状态转换表原始状态转换表5-26原始状态转换图原始状态转换图简化后状态转换图简化后状态转换图例例5.3.3 序列数据检测器设计序列数据检测器设计5-27 次态卡诺图次态卡诺图110101nnnnnnnQX QQXZX Q1010001 JXQKXQJXKXZXQ状态方程状态方程驱动方程驱动方程例例5.3.3 序列数据检测器设计序列数据检测器设计5-2

11、8 逻辑电路图逻辑电路图 状态转换图状态转换图例例5.3.3 序列数据检测器设计序列数据检测器设计5.4 部分典型中规模时序电路5.4.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存器：一、寄存器：用于寄存一组二值代码，用于寄存一组二值代码，N位寄存器由位寄存器由N个触发个触发器组成，可存放一组器组成，可存放一组N位二值代码位二值代码只要求其中每个触发器可置只要求其中每个触发器可置1，置，置05-304位并行输入输出寄存器位并行输入输出寄存器74LScpDDD时，将存入，与此前后的 状态无关有异步置 功能5-314位并行输入输出寄存器位并行输入输出寄存器74LS17

12、574LS175符号图符号图74LS175功能表功能表二、移位寄存器（代码在寄存器中左二、移位寄存器（代码在寄存器中左/右移动）右移动）具有存储具有存储 + 移位功能移位功能pdtcp触发器有延迟时间到达时，各触发器按前一级触发器原来的状态翻转数据依次右移一位应用：代码转换，串并数据运算三、器件实例：三、器件实例：74LS 194左左/右移，并行输入，右移，并行输入，保持，异步置零等保持，异步置零等功能功能10194S S通过控制就可以选择的工作状态10S S1S0S0Q2Q74LS194符号图符号图5-364位双向移位寄存器位双向移位寄存器74LS19474LS194的功能表的功能表 5-3

13、7例例5.4.1 图为一个分频器电路，设电路初态图为一个分频器电路，设电路初态为为1111。试画出电路的状态转换图，求输出。试画出电路的状态转换图，求输出最低位和时钟信号之间的频率倍数关系。最低位和时钟信号之间的频率倍数关系。 图图5.4.7 例例5.4.1逻辑电路图逻辑电路图例例5.4.1 移位寄存器移位寄存器74LS194应用举例应用举例5-38逻辑图逻辑图例例5.4.1 移位寄存器移位寄存器74LS194应用举例应用举例状态转换图状态转换图 0QCP/7ff数字系统中使用最多的时序电路数字系统中使用最多的时序电路用于计数、分频、定时、产生节拍脉冲等用于计数、分频、定时、产生节拍脉冲等分类

14、：分类：u按计数器的模分：十进制，按计数器的模分：十进制，60进制进制u按时钟分按时钟分: 同步、异步同步、异步u按计数过程中数字增减分：加、减和可逆按计数过程中数字增减分：加、减和可逆u按计数器中的数字编码分：二进制、二按计数器中的数字编码分：二进制、二-十进十进 制和制和循环码循环码 5.4.2 计数器计数器 1.同步计数器同步计数器（1 1）同步二进制加法计数器）同步二进制加法计数器原理：根据二进制加法运算规则原理：根据二进制加法运算规则可知：在多位二进制数末位加可知：在多位二进制数末位加1 1，若第若第i i位以下皆为位以下皆为1 1时，则第时，则第i i位位应翻转。应翻转。1200.

15、1iiiTQ QQT由此得出规律，若用由此得出规律，若用T T触发器构触发器构成计数器，则第成计数器，则第i i位触发器输入位触发器输入端端TiTi的逻辑式应为：的逻辑式应为：工作状态工作状态X 0 X X X置置 0(异步异步)1 0X X预置数预置数(同步同步)X 1 10 1保持保持(包括包括)X 1 1X 0保持保持(C=0)1 11 1计数计数DCP RLD EP ET四位二进制同步加法计数器四位二进制同步加法计数器74LSl61 5-42四位二进制同步加法计数器四位二进制同步加法计数器74LSl61 符号图符号图 功能表功能表 5-43四位二进制同步加法计数器四位二进制同步加法计数

16、器74LSl61 符号图符号图 状态转换图状态转换图 5-44四位二进制同步加法计数器四位二进制同步加法计数器74LSl61 符号图符号图 74LS161输出及进位时序图输出及进位时序图5-45四位二进制同步加法计数器四位二进制同步加法计数器74LSl61 符号图符号图 引脚简介引脚简介输出数据说明输出数据说明异步清零功能异步清零功能同步预置数功能同步预置数功能进位输出功能进位输出功能工作方式选择工作方式选择5-46计数器计数器74LSl60和和74LSl61的异同的异同 74LS160是一个四位二进制是一个四位二进制BCD码加法码加法计数器，输出的是计数器，输出的是8421BCD码（以下简称

17、码（以下简称BCD码），也称为码），也称为10进制计数器。进制计数器。 74LS161是一个四位二进制加法计数器，是一个四位二进制加法计数器，也称也称16进制计数器。其输出从进制计数器。其输出从0000到到1111自自动循环计数。动循环计数。 除了上述计数的模不一样外，除了上述计数的模不一样外，74LS160和和74LS161在引脚、功能、工作方式等各方面在引脚、功能、工作方式等各方面都一样，可一起学习。都一样，可一起学习。5-47计数器计数器74LSl60/1构成任意进制计数器构成任意进制计数器 74LS160是是10进制计数器，进制计数器，74LS161是是16进制进制计数器。可构成其它进

18、制计数器，如计数器。可构成其它进制计数器，如7进制、进制、360进制等。进制等。按构成计数器范围大小分为两种：按构成计数器范围大小分为两种： 计数器模小于单个器件计数范围计数器模小于单个器件计数范围 计数器模大于单个器件计数范围计数器模大于单个器件计数范围可利用计数器的同步预置数端、异步清零端、进可利用计数器的同步预置数端、异步清零端、进位输出端等多种方法实现任意进制计数器。位输出端等多种方法实现任意进制计数器。 2.任意进制计数器设计任意进制计数器设计5-48单个计数器单个计数器74LSl60/1构成小于其模值构成小于其模值的任意进制计数器的任意进制计数器 例例5.4.2 用用1 1片片74

19、LSl6174LSl61构成构成5 5进制加法计数器，进制加法计数器，可外加必要的门电路。要求用可外加必要的门电路。要求用3 3种方法实现，种方法实现，计数器的初始状态不限，但只能包含计数器的初始状态不限，但只能包含5 5个完个完整的计数状态。整的计数状态。5-49方法一方法一、利用、利用计数输出计数输出触发触发预置数预置数端端方法构成任意进制计数器方法构成任意进制计数器 逻辑电路图逻辑电路图 状态转换图状态转换图 5-50方法二方法二、利用、利用进位输出进位输出触发触发预置数预置数端端方法构成任意进制计数器方法构成任意进制计数器逻辑电路图逻辑电路图 状态转换图状态转换图 5-51方法三方法三

20、、利用、利用计数输出计数输出触发触发异步清异步清零端零端方法构成任意进制计数器方法构成任意进制计数器逻辑电路图逻辑电路图 状态转换图状态转换图 5-52多片计数器多片计数器74LSl60/1级联构成任意级联构成任意进制计数器进制计数器 1、利用多片、利用多片74LS160或或74LS161计数器级联构成计数器级联构成12MMM进制计数器进制计数器 M12MMM是不能分解成是不能分解成可以采用可以采用整体置数整体置数和和整体清零整体清零法来构成该计数器。法来构成该计数器。 形式的素数时，形式的素数时，2、5-53计数器计数器74LSl60/1级联级联 例例5.4.3 利用利用2 2片片74LS1

21、60及所需门电路构及所需门电路构成成80进制计数器，并画出逻辑电路图。进制计数器，并画出逻辑电路图。方法一、串行进位方法一、串行进位逻辑电路图逻辑电路图 5-54计数器计数器74LSl60/1级联级联 例例5.4.3 利用利用2 2片片74LS160及所需门电路构及所需门电路构成成80进制计数器，并画出逻辑电路图。进制计数器，并画出逻辑电路图。方法二、并行进位方法二、并行进位逻辑电路图逻辑电路图 5-55计数器计数器74LSl60/1级联级联 例例5.4.4 利用利用2片片74LS161及所需门电路构及所需门电路构成成37进制计数器，并画出逻辑电路图。进制计数器，并画出逻辑电路图。 方法一、整

22、体置数方法一、整体置数逻辑电路图逻辑电路图 5-56计数器计数器74LSl60/1级联级联 例例5.4.4 利用利用2片片74LS161及所需门电路构及所需门电路构成成37进制计数器，并画出逻辑电路图。进制计数器，并画出逻辑电路图。 方法二、整体清零方法二、整体清零逻辑电路图逻辑电路图 5-57同步同步10进制加进制加/减法计数器减法计数器74LS192符号图符号图 功能表功能表 5-58符号图符号图 引脚简介引脚简介输出数据说明输出数据说明异步清零功能异步清零功能异步预置数功能（和异步预置数功能（和160不同）不同）进位和借位输出功能进位和借位输出功能工作方式选择工作方式选择同步同步10进制

23、加进制加/减法计数器减法计数器74LS1925-59进位输出时序图进位输出时序图 借位输出时序图借位输出时序图 同步同步10进制加进制加/减法计数器减法计数器74LS1925-6074LS192构成任意进制加法计数器构成任意进制加法计数器 例例5.4.5 利用利用74LS192构成的构成的5进制加法计进制加法计数器，可外加部分门电路。数器，可外加部分门电路。 74LS192集成计数器具有异步预置数功能、集成计数器具有异步预置数功能、异步清零功能。可以利用这些功能使计数器跳异步清零功能。可以利用这些功能使计数器跳过多余的过多余的5个状态，保留个状态，保留5个状态，并能采用多个状态，并能采用多种方法来实现种方法来实现5进制加法计数器功能。进制加法计数器功能。5-6174LS192构成构成5进制加法计数器进制加法计数器 方法一、利用方法一、利用计数输出计数输出触发触发异