第四章组合逻辑模块及其应用

1、第四章第四章 组合逻辑模块及其应用组合逻辑模块及其应用 4.1 4.1 编码器编码器 一一. .编码器的基本概念及工作原理编码器的基本概念及工作原理 编码编码将特定的逻辑信号编为一组二进制代码。将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。能够实现编码功能的逻辑部件称为编码器。一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位二进制数位二进制数编码。编码。N和和n之间满足下列关系之间满足下列关系: 2 2n nN N 例：例：设计一个键控设计一个键控8421BCD8421BCD码编码器。码编码器。SSSSSSSSSS10V1k10D7CCC86

2、B52A493（2）由真值表写出各输出的逻辑表达式为：）由真值表写出各输出的逻辑表达式为：9898SSSSA76547654SSSSSSSSB解：解：（1 1）列出真值表：）列出真值表：76327632SSSSSSSSC98SSA 7654SSSSB 7632SSSSC 97531SSSSSD 重新整理得：重新整理得：（3 3）由表达式画）由表达式画出逻辑图：出逻辑图：SSSSSSSSSS0123456789VCC1k10&A&BC&D&9753197531SSSSSSSSSSD9753197531SSSSSSSSSSD（4 4）增加）增加控制使能标志控制使能标

3、志GS ：当按下当按下S0S9任意一个键时，任意一个键时，GS=1，表示有，表示有信号输入；信号输入；当当S0S9均没均没按下时，按下时，GS=0，表示没有信号表示没有信号输入。输入。SSSSSSSSSS0123456789ABCDGS&1VCC1k10二二. .二进制编码器二进制编码器 3 3位二进制编码器有位二进制编码器有8 8个输入端，个输入端，3 3个输出端，所以常称为个输出端，所以常称为8 8线线3 3线编码器，其功能真值表见下表：（线编码器，其功能真值表见下表：（输入为高电平有效输入为高电平有效）输 入输 出0A21AA1 0 0 0 0 0 0 00 1 0 0 0 0

4、0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 11I2I546II03I7III0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1编码器真值表 由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路：用门电路实现逻辑电路：76542IIIIA 76321IIIIA 75310IIIIA A&1&A0A21I1I11131I1II52011I674II三三优先编码器优先编码器允许

5、同时输入两个以上信号，并按优先级输出。允许同时输入两个以上信号，并按优先级输出。 集成优先编码器举例集成优先编码器举例7414874148（8 8线线-3-3线）线）注意：该电路为反码输出。注意：该电路为反码输出。EIEI为使能输入端为使能输入端( (低电平有效低电平有效) )，EOEO为使能为使能输出端输出端( (高电平有效高电平有效) ) ，GSGS为优先编码工作标志为优先编码工作标志( (低电平有效低电平有效) )。 7IEII1I2I543I6IIA01A2AEOGS0I1111111111111111& 四四编码器的应用编码器的应用 1 1编码器的扩展编码器的扩展用两片用两片

6、7414874148优先编码器串行扩展实现的优先编码器串行扩展实现的1616线线4 4线优先编码器线优先编码器0I1I2I3I4I5I6I7IA2A1A0GSEOEI74148(2)I01I2II3I4I56I7IA21A0AGSEOEI74148(1)1X2XX560X7XX3XX4X14915X813XX10XX1112XXGSY0Y1Y2Y3EOEI0&2 2组成组成8421BCD 8421BCD 编码器编码器72I0I1A6I5I4II3I0I74148AEIEOGS21AII457I162III03II11I98IY0Y1Y2Y3&GGGG12344.2 4.2 译码

7、器译码器一译码器的基本概念及工作原理一译码器的基本概念及工作原理译码器译码器将输入代码转换成特定的输出信号将输入代码转换成特定的输出信号例：例：2 2线线4 4线译码器线译码器写出各输出函数表达式：写出各输出函数表达式：画出逻辑电路图：画出逻辑电路图：BAEIY 0BAEIY 1BAEIY 2ABEIY 3111ABEI&Y0Y1Y2Y3二、集成译码器二、集成译码器1.1.二进制译码器二进制译码器74138741383 3线线8 8线译码器线译码器&Y4Y5Y6Y73&2&Y0&Y1YYA0A1A2G1G2AG2B&11111112.84212.

8、8421BCD译码器译码器74427442&Y4Y5Y6Y73&2&Y0&Y1YY9Y&Y8&13012A11AA1A1111三、译码器的应用三、译码器的应用1译码器的扩展译码器的扩展用两片用两片74138扩展为扩展为4线线16线译码器线译码器G1G2AG2B74138(2)0A1A2A1G2AG2BG74138(1)A1A2A012AA01A3AE0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YY YYY543016YY5Y7YY YYY543016YYY82 2实现组合逻辑电路实现组合逻辑电路例例4.2.14.

9、2.1 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：ACBCABLABCCABCBABCAL7653mmmm解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项表达式，再转换成与非再转换成与非与非形式。与非形式。=m3+m5+m6+m7= =用一片用一片7413874138加一个与非门加一个与非门就可实现该逻辑函数。就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L& 例例4.2.2 某组合逻辑电路某组合逻辑电路的真值表如表的真值表如表4.2.4所示，所示，试用译码器和门电路设计试用译码器和门电路设计该逻

10、辑电路。该逻辑电路。解：解：写出各输出的最小写出各输出的最小项表达式，再转换成项表达式，再转换成与非与非与非形式与非形式:ABCCBACBACBAL74217421mmmmmmmmCABCBABCAF653653mmmmmmCABCBACBACBAG64206420mmmmmmmm 用一片用一片74138加三个与非门加三个与非门就可实现该组合逻辑电路。就可实现该组合逻辑电路。可见，用译码器实现多输出可见，用译码器实现多输出逻辑函数时，优点更明显。逻辑函数时，优点更明显。3121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL&653653mmmmmmA

11、BCCBACBACBAL74217421mmmmmmmmCABCBABCAFCABCBACBACBAG64206420mmmmmmmm3构成数据分配器构成数据分配器 数据分配器数据分配器将一路输入数据根据地址选择码分配给多将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。路数据输出中的某一路输出。Dn位地址选择信号0D1D2Dn-1数据分配器示意图图4.2.7数数据据输输出入用译码器设计一个用译码器设计一个“1线线-8线线”数据分配器数据分配器Y01Y2Y3Y4Y5Y6Y7Y0AAA12G2AG1G2B74183D10D0D1D2D3D4D5D6D7数据输出数据输入地址选择信号 四

12、、数字显示译码器四、数字显示译码器常用的数字显示器有多种类型，常用的数字显示器有多种类型，按显示方式分，有字型重叠式、点按显示方式分，有字型重叠式、点阵式、分段式等。阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、显示器、荧光显示器、液晶显示器、气体放电管显示器等。荧光显示器、液晶显示器、气体放电管显示器等。1 1七段数字显示器原理七段数字显示器原理fabcdegDPCOMdcDPefCOMbag按内部连接方式不同，七段数字显示器分为按内部连接方式不同，七段数字显示器分为共阴极共阴极和和共阳极共阳极两种。两种。2 2七

13、段显示译码器七段显示译码器74487448七段显示译码器七段显示译码器7448是一种是一种与与共阴极共阴极数字显示器配合数字显示器配合使用的集成译码器。使用的集成译码器。COMCOMaabbccddeeffggDPDP7448的逻辑功能：的逻辑功能：（1）正常译码显示。）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的二进制码（的二进制码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。（2）灭零。）灭零。当当LT=1，而输入为，而输入为0的二进制码的二进制码0000时，只有当时，只有当RBI =1时，才产生时，才产生

14、0的七段显示码的七段显示码,如果此时输入如果此时输入RBI =0 ，则译码器的则译码器的ag输出全输出全0，使显示器全灭；所以，使显示器全灭；所以RBI称为灭零输入端称为灭零输入端。（3）试灯。）试灯。当当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段，数码管七段全亮。由此可以检测显示器七个发光段的好坏。全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入称为试灯输入端。端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。 作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，

15、时，不管其他输入端为何值，ag均输均输出出0，显示器全灭。因此，显示器全灭。因此BI称为称为灭灯输入端灭灯输入端。 作输出端使用时，受控于作输出端使用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进制码0000时，时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为又称为灭零输出端。灭零输出端。将将BI/RBO和和RBI配合使用，可以实现多位数显示时的配合使用，可以实现多位数显示时的“无效无效0消隐消隐”功能。功能。具有无效0消隐功能的多位数码显示系统ARBO0A32agRBIA1AARBO0A32agRBIA1A1ARBOag

16、ARBOAA012A32agRBI3RBIAA10AARBO0A32agRBIA1A1ARBO0A32agA1ARBIRBOA AA1A23ag0RBI0A A1AagRBI02A3RBO0 4.3 4.3 数据选择器数据选择器一、一、 数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理 数据选择器数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。根据地址选择码从多路输入数据中选择一路，送到输出。1DD0Yn位地址选择信号D2-1数据选择器示意图图4.3.1数数据据输输出入n例：例：四选一数据选择器四选一数据选择器根据功能表，可写出输出逻辑表达式：根据功能表，可写出输出逻辑

17、表达式：GDAADAADAADAAY)(301201101001由逻辑表达式画出逻辑图：由逻辑表达式画出逻辑图：DA0123D10ADDGY1&11111二、集成数据选择器二、集成数据选择器集成数据选择器集成数据选择器74151（8选选1数据选择器）数据选择器）213DD0DDG1DD64DD751&1YY11A1A1121A0141235671516GND741518910111214134A02A1AD5D6DD73DD2DD01YVccGY三、数据选择器的应用三、数据选择器的应用1数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成组成 “16选选1”数据选

18、择器数据选择器D01D2D3D4D5D6D7DG0A1A2AYY74151(2)0D1DD2D34D5D6D7DG0A1AA2YY74151(1)YY11D12435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70&2实现组合逻辑函数实现组合逻辑函数（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数。可直接用数据选择器来实现逻辑函数。 (参看教材参看教材162163页页) 例例4.3.1 试用试用8选选1数据选择器数据选择器74151实现逻辑函数：

19、实现逻辑函数：ABCCABCBABCAL解：解：将逻辑函数转换成最小将逻辑函数转换成最小项表达式：项表达式： =m3+m5+m6+m7 画出连线图。画出连线图。YAD3474151G7DD DD162DY1DD02A5A0AB CL01图4.3.5 例4.3.1逻辑图L=AB+BC+AC（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例例4.3.2 试用试用4选选1数据选择器实现逻辑函数：数据选择器实现逻辑函数：解：解：将将A、B接到地址输入端，接到地址输入端，C加到适当的数据输入端。加到适当的数据输入端。作出逻辑函数作出

20、逻辑函数L的真值表，根据真值表画出连线图。的真值表，根据真值表画出连线图。CABCABLA3DD12DY1D0A0A B01C4选1数据选择器L14.5 4.5 加法器加法器一、加法器的基本概念及工作原理一、加法器的基本概念及工作原理加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：列出半加器的真值表：BABABASABC 画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式: :ABCS&=1如果想用与非门组成半加器，则将上式用代数法变换成与非形式：如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。由此画出用与非门组成的半加器。ABBABABABBAABBAABABABABAS)()(ABBABAABABC&ABSCABSCCO2 2全加器全加器能能同时进行本位数和相邻低位的进位信号的加法运算。同时进行本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiiiCBACBACBAC