集成电路综合实验课前导语课件

1、集成电路综合实验集成电路综合实验电磁波与电路实验电磁波与电路实验 上课地址：上课地址：7108办公地址：办公地址：3308课程引言课程引言p课程目的：课程目的：l 通过实验加深对射频、模拟和数模混合集成电路设计通过实验加深对射频、模拟和数模混合集成电路设计知识的理解；知识的理解；l 掌握使用商业用掌握使用商业用EDA工具软件进行电路设计，为以后工具软件进行电路设计，为以后的研究和工作打基础；的研究和工作打基础；l 掌握集成电路从设计、验证、流片到测试的全过程；掌握集成电路从设计、验证、流片到测试的全过程；l 以合理的方式完成正确的设计，为以后的创新性研究以合理的方式完成正确的设计，为以后的创新

2、性研究打基础。打基础。第一讲第一讲 课程引言及相关基础课程引言及相关基础p 课程安排课程安排l 器件特性参数仿真实验器件特性参数仿真实验l 电路单元实验电路单元实验 定制设计：模拟、射频、数模混合单元定制设计：模拟、射频、数模混合单元 半定制设计：数字系统（选作）半定制设计：数字系统（选作）l综合性实验综合性实验l设计流片（选选）设计流片（选选）l期末考：综合实验验报期末考：综合实验验报p实验时间地点实验时间地点l地点：地点：7 7教教108108（ICIC设计室）；设计室）；l时间：每周四下午（时间：每周四下午（4 4个学时）；个学时）；p实验课堂要求：实验课堂要求：课堂签到课堂签到课堂讲授

3、实验内容（课堂讲授实验内容（1515分钟）分钟）实验操作及数据记录实验操作及数据记录撰写实验报告撰写实验报告p 参末书目：参末书目：1 何乐年何乐年, 王忆王忆. 模拟集成电路设计与仿真模拟集成电路设计与仿真, 北京：科学出版社，北京：科学出版社，20082 Christopher Saint and Judy Saint，集成电路版图设计，集成电路版图设计(影影印版印版)，清华大学出版社，清华大学出版社，20043 (美美)黑斯廷斯著；王志功主译黑斯廷斯著；王志功主译. 模拟电路版图艺术模拟电路版图艺术, 北京：清华北京：清华大学出版社，大学出版社，2007 4 李智群，王志功李智群，王志功

4、. 射频集成电路与系统射频集成电路与系统. 北京：科学出版社，北京：科学出版社，2008 5 Cadence软件使用说明书软件使用说明书 6 (美美) Samir Palnitkar著；夏宇闻著；夏宇闻, 胡燕祥胡燕祥, 刁岚松等译刁岚松等译, Verilog HDL数字设计与综合数字设计与综合, 北京：电子工业出版社，北京：电子工业出版社，2004 7 马建国马建国, 孟宪元孟宪元, FPGA现代数字系统设计现代数字系统设计, 北京：清华大学出北京：清华大学出版社，版社，2010 相关基础相关基础(一一) UNIX（LINUX）操作系统的基本操作）操作系统的基本操作n 实验课使用的工具均为实

5、验课使用的工具均为unix（LINUX）环境下的软件，由于）环境下的软件，由于unix （LINUX）系统比）系统比windows计算效率高、稳定性好，大部分计算效率高、稳定性好，大部分的工程设计均基于该系统的工程设计均基于该系统n Unix（LINUX）系统中可以使用窗口界面进行文件管理，也可）系统中可以使用窗口界面进行文件管理，也可以使用命令行的方式进行，后者的效率更高以使用命令行的方式进行，后者的效率更高n 同同windows中类似，利用鼠标的左键可以选中，移动文件和目中类似，利用鼠标的左键可以选中，移动文件和目录，移动过程中按照录，移动过程中按照control键可以进行拷贝；右键可以进

6、行相关键可以进行拷贝；右键可以进行相关操作操作n命令行界面命令行界面terminal的常用命令包括：的常用命令包括： ls list显示本目录下的内容 cdchange directory改变目录 cpcopy，也可以用control c和control v等快捷键 rmremove删除 lnlink链接，类似于windows中建立快捷方式 gzip压缩文件 tar打包文件（二）集成电路设计方法（二）集成电路设计方法 电路设计就是完成满足一定约束条件的、可以正确实现某种功能的电路产品。受到以下约束条件：速度、面积、功耗、可靠性、可测性 集成电路设计方法集成电路设计方法：自顶向下自顶向下Vs自底

7、向上自底向上抽象抽象具体具体全定制方法适合于小规模的设计，半定制方法适合大规模设计.l 选缺点：选缺点： 全定制设计方法全定制设计方法半定制设计方法半定制设计方法标准单元：标准单元：用于于建电路的的电路一一设计成成矩，以以于集成如进一一步要的电路满足高度相等，电电的的度和和位相同等标准的矩式，这样的的电路就称为标准单元标准单元内部可能能会面积的的浪，是会利于于小工作量并可能于少整体版图面积 如把常用的基本布尔逻辑都做成标准单元，任意逻辑电路的版图就可以用这些单元的版图搭建起来标准单元元的版图可以用到相同工艺的的同设计中更为为步的是，如把某某数字电路内的逻辑功能全部用标准单元元中的单元来表示，即

8、的级网表的级网表，就可以全部采用该元中的单元于建该电路的版图，这就是半定制的版图设计方法半定制的版图设计方法半定制设计过程：半定制设计过程：l半定制方法半定制方法Vs全定制方法全定制方法 比较比较（三）（三）EDA概述概述l EDA应用于三方面：应用于三方面： 印制电路板的设计（PCB） 可编程数字系统设计（CPLD、 FPGA、SOPC） IC设计（ASIC, Soc）l EDA软件功能分类：软件功能分类： 设计工具（以人机接口环境为主） 综合工具（处理设计目标）l 设计中采用的输入方法：设计中采用的输入方法：数字IC设计：硬件描述语言，状态机，原理图 模拟IC设计：图矩输入，SIPCE语言

9、输入 PLD设计：HDL语言输入，原理图，状态机， 波矩输入 PCB设计：原理图输入l IC设计工具按其用途分类：设计工具按其用途分类：（1）设计输入与仿真工具 （Cadence公司的Virtuoso composer、Verilog-XL、NC-verilog ）（2）综合工具 （Synopsys公司的DC Expert ，Cadence公司的BuilderGates，Magma公司的Blast RTL）（3）布局和布线 （Cadence PKS和SE-PKS ，Synopsys的Physical Compiler, Magma公司的Blast Fusion）（4）物理版图设计和验证工具（C

10、adence公司的Virtuoso Layout Editor，Synopsys公司的ComsSE ,Tanner公司的 L-edit）（5）模拟电路编辑与仿真（Synopsys公司的HSpice ，Cadence公司的Spectre Simulator ,Tanner公司的S-edit）l EDA主步供应商：主步供应商：l EDA业界三强： Cadence，强项为IC版图设计和PCB设计 Synopsys，强项为逻辑综合 Mentor Graphics，强项为PCB设计和深亚微米IC设计验证和测试l Cadence EDA产品简介： 产品涵盖：产品涵盖：包括系统顶层设计与仿真、信号处理、电路

11、设计与仿真、PCB设计与分析、FPGA及ASIC设计以及深亚微米IC设计等。逻辑设计与验证工具：逻辑设计与验证工具： Verilog-xl仿真器 Leapfrog VHDL仿真器 Affirma NC Verilog仿真器 Affirma NC VHDL仿真器 Verifault-XL 故障仿真器 VeriSure代码覆盖率检查工具 Envisia Build Gates 综合工具 全定制全定制IC设计工具：设计工具： Virtuos Schematic Composer Analog Design Environment Virtuos Layout Editor Spectra Virtu

12、oso Layout Synthesizer Assura dracula Dival Sysnopsys 公司主步产品公司主步产品 Apollo-II （为SoC设计服务的布局布线系统） Hercules（层次化的物理验证） PrimeTime（全芯片，的级静态时序分析） Saber（混合信号、混合技术仿真器） SaberDesigner（简单易用、交互能力强的设计工具） VCS（先进的RTL及的级验证平台 ） Vera（为功能验证提供测试向量自动生成） Cosmos-Scope（图矩化波矩分析仪） CosmosLE（自动化的版图全定制） ComosSE（全定制的自动化仿真环境） HSPIC

13、E（高精度电路仿真 ） NanoSim（存储器和混合信号验证 ）l Mentor公司的主步产品：公司的主步产品： Mentor DFT （深亚微米集成电路的设计测试） Calibre product suite （深亚微米集成电路的版图验证） ModelSim ，Eldo ，Mentor Graphics （深亚微米集成电路的 系统设计仿真） Blast RTL （高容量，快速的逻辑综合器和静态时序分析模块） Blast Fusion （完整的从的级网表到芯片的物理设计系统 ）（四）（四） Cdence的系统组织结于的系统组织结于v 大多数 Cadence 工具使用同样的元模型，元结于按目录结

14、于组织数据，这利于的同工具之间的数据交互和一致操作。物理组织逻辑组织目录元子目录单元子目录视图vTerms and Definitions元（library）：特定工艺相关的单元集合单元（cell）：于成系统或芯片模块的设计对象视图（view）：单元的一种预定义类型的表示CIW：命令解释窗口属性（attributes）：预定义的名称-值对的集合搜索路径（search path）：指向当前工作目录和 工作元的指针v环境设位1 .cshrc 文件设位 .cshrc文件中指定 Cadence 软件和 licence 文件所的路径 2 .cdsenv 文件设位 .cdsenv 文件包含了 Cadenc

15、e 软件的一些初始设位，该文件用 SKILL 语言写，Cadence 可直接执行；用于设位启动时的环境变量；3 .cdsinit 文件设位 该文件是Cadence 中启动时运行的SKILL 脚本文件。该文件配位了很多Cadence 的环境配位，包括使用的文本编辑器、热键设位、仿真器的默认配位等。如Cadence没会找到.cdsinit 文件，软件中的快捷键等功能都的能适用。4 工艺文件（technology file) 技术文件包含了设计必需的很多信息，对设计，尤其是版图设计很为步。它包含层的定义，符号化器件定义，几何、物理、电学设计规则，以及一些针对特定 Cadence 工具的规则定义，自动布局布线的规则，版图转换成 GDSII 时所使用层号的定义。ADE中对默认使用的spectre 仿真器来说，应当使用.scs