计算机组成原理--第10章输入输出接口

1、第第1010章章 计算机输入输出接口计算机输入输出接口I/OI/O接口的概念、功能、结构与编址方式；接口的概念、功能、结构与编址方式；主机与外设之间的数据传送方式；主机与外设之间的数据传送方式；中断的概念、中断响应的条件与过程、中中断的概念、中断响应的条件与过程、中断系统的功能及中断处理方法；断系统的功能及中断处理方法；总线标准及常见的微机总线。总线标准及常见的微机总线。本本 章章 要要 点：点：10.1 输入输出接口的基本知识输入输出接口的基本知识10.1.1 输入输出接口的概念及功能输入输出接口的概念及功能一、输入输出接口的引入一、输入输出接口的引入1 1、外设类型不同：、外设类型不同：机

2、械、电子、机电、电磁机械、电子、机电、电磁2 2、传送信息类型：、传送信息类型：数字量、模拟量数字量、模拟量3 3、传送方式：、传送方式：串行、并行串行、并行4 4、传送速度、编码方式不同、传送速度、编码方式不同功能功能1 1、能进行地址译码和设、能进行地址译码和设备选择备选择; ;2 2、能实现数据缓冲和数、能实现数据缓冲和数据锁存据锁存; ;3 3、能完成信息格式和电、能完成信息格式和电平的转换平的转换; ;4 4、能保证数据传送的定时、能保证数据传送的定时与协调。与协调。3输入输出：输入输出： CPU或主存与外设（或主存与外设（I/O设备）交换信息的过程。设备）交换信息的过程。输入输出接

3、口：输入输出接口： 是计算机中协调、匹配外设与主机正常工作所是计算机中协调、匹配外设与主机正常工作所设置的逻辑部件，简称设置的逻辑部件，简称I/O口。口。二、概念二、概念10.1.2 输入输出接口的基本结构输入输出接口的基本结构CPU和外设之间通常传递的信息：数据、状态、控制和外设之间通常传递的信息：数据、状态、控制一、组成一、组成寄存器组、控制逻辑电路、主机与接口和接口与寄存器组、控制逻辑电路、主机与接口和接口与I/O设备之设备之间的信号联接线、地址线、数据线等信号线。间的信号联接线、地址线、数据线等信号线。CPU控制电路控制电路DRSRCRI/O设备设备地址地址数据数据IO/MRDWR数据

4、数据状态状态控制控制 数据数据寄存器寄存器 控制控制寄存器寄存器都由数据都由数据总线传送总线传送 状态状态寄存器寄存器接口电路中具有不同地址，可以由接口电路中具有不同地址，可以由CPU进行读进行读/写操作的寄存写操作的寄存器。通常有数据端口、状态端口和控制端口。器。通常有数据端口、状态端口和控制端口。u（一）数据口（一）数据口u数据：外设输入给数据：外设输入给CPU或从或从CPU输出给外设的各种数据信息。输出给外设的各种数据信息。u数据口用于完成输入与输出数据。数据口用于完成输入与输出数据。u（二）状态口（二）状态口u状态：反映外设当前工作状态的信息。状态：反映外设当前工作状态的信息。如输入设

5、备是否准备好如输入设备是否准备好（READY）；）；输出设备是否忙（输出设备是否忙（BUSY）等。等。u状态（状态（输入）口，用于使输入）口，用于使CPU了解外设状态。了解外设状态。u（三）控制口（三）控制口u控制：控制：CPU发出的对外设或接口的控制信息。如外设的启动或停止，接发出的对外设或接口的控制信息。如外设的启动或停止，接口的工作模式设置等。口的工作模式设置等。u控制（输出）口，用于完成控制（输出）口，用于完成CPU的控制操作。的控制操作。u数据信息、控制信息和状态信息都由数据线传送，因此要通过不同的端数据信息、控制信息和状态信息都由数据线传送，因此要通过不同的端口来区分。口来区分。二

6、、端口的概念二、端口的概念610.1.3 I/O接口分类接口分类n1、传送方式、传送方式n并行和串行并行和串行串行接口串行接口：接口与外设之间以：接口与外设之间以串行方式传送数据，即每个字串行方式传送数据，即每个字或字节逐位依次传送。或字节逐位依次传送。n3、协调配合方式协调配合方式n程序传送、中断传送、程序传送、中断传送、DMAn4、电路规模、电路规模n简单接口、可编程接口、外设接口适配器简单接口、可编程接口、外设接口适配器并行接口并行接口：接口与外设之：接口与外设之间以并行方式传送数据，间以并行方式传送数据，即各位数据同时传送。即各位数据同时传送。n2、收发配合方式收发配合方式n同步和异步

7、同步和异步传送方式传送方式10.1.4 输入输出接口的编址方式输入输出接口的编址方式n在接口电路中通常都具有多个可由在接口电路中通常都具有多个可由CPU进行读写进行读写操作的寄存器操作的寄存器端口。不同计算机对端口的编端口。不同计算机对端口的编址方式不同。址方式不同。l2、I/O端口独立编址端口独立编址给给I/O接口中的各端口提接口中的各端口提供与存储器空间完全分供与存储器空间完全分开、完全独立的开、完全独立的I/O地址地址空间。空间。l1、存储器统一编址、存储器统一编址将将I/O接口中的端口地接口中的端口地址与存储单元统一编址与存储单元统一编址。址。优点优点：访存指令可访问端口，：访存指令可

8、访问端口，指令类型多；端口地址空间指令类型多；端口地址空间大。大。缺点缺点：占用存储器空间；速：占用存储器空间；速度慢。度慢。优点优点：专门的：专门的I/O指令，与访指令，与访存分开；执行速度快；不占存分开；执行速度快；不占内存地址空间。内存地址空间。缺点缺点：端口地址范围小。：端口地址范围小。10.2 主机与外设间的信息传送方式主机与外设间的信息传送方式 一、程序直接控制传递方式一、程序直接控制传递方式二、程序中断控制方式二、程序中断控制方式三、直接内存访问方式三、直接内存访问方式DMA四、输入、输出处理机方式四、输入、输出处理机方式10.2.1 程序直接控制传送方式程序直接控制传送方式优点

9、：优点：n较好协调主机与外设之间的时间差异；较好协调主机与外设之间的时间差异；n所用硬件少。所用硬件少。J缺点：缺点：n主机与外设只能串行工作，主机与外设只能串行工作，CPU效率低；效率低；n主机一个时间段只能与一个外设进行通信主机一个时间段只能与一个外设进行通信。读外设状态读外设状态就绪？就绪？读读/写写YN一、无条件传送方式一、无条件传送方式 无需了解外设状态，但要求外设随无需了解外设状态，但要求外设随时处于准备好的状态。时处于准备好的状态。二、有条件传送方式二、有条件传送方式查询式传送查询式传送 外设工作情况无法预先知道或无外设工作情况无法预先知道或无规律时一般采用。规律时一般采用。 适

10、用于对主机速度要求不高，外适用于对主机速度要求不高，外设数量不多的场合。设数量不多的场合。10无条件传输方式11查询式输入的接口电路 RD10.2.2 中断传送方式中断传送方式n中断中断CPU暂时中止当前程序运行，转而处理意暂时中止当前程序运行，转而处理意外出现的情况或有意安排的任务，在处理结束后能外出现的情况或有意安排的任务，在处理结束后能自动恢复原程序的执行。自动恢复原程序的执行。n优点优点：主机可以与一个或多个外设并行工作，提高：主机可以与一个或多个外设并行工作，提高了了CPU的效率。的效率。n缺点缺点：执行中断服务程序时，保护断点等工作占用：执行中断服务程序时，保护断点等工作占用时间，

11、难以满足成批快速交换数据的要求。时间，难以满足成批快速交换数据的要求。13中断传输方式10.2.3 直接存储器访问直接存储器访问DMA方式方式n 前两种方式以前两种方式以CPUCPU为中心，占用为中心，占用CPUCPU时间，时间，DMADMA方式以内存为中心，由专门的方式以内存为中心，由专门的 DMADMA控制器向控制器向CPUCPU请请求并接管总线的控制权，但需要利用系统的地址、求并接管总线的控制权，但需要利用系统的地址、数据和控制总线。数据和控制总线。一、一、 DMA方式的定义方式的定义 直接存储器存取方式直接存储器存取方式DMA（Direct Memory Access）方式，是一种没有

12、方式，是一种没有CPU参与的、在高速外参与的、在高速外设与存储器之间直接进行数据传输的控制方式设与存储器之间直接进行数据传输的控制方式。二、特点：数据传送速度快，是高速外设与主机之间二、特点：数据传送速度快，是高速外设与主机之间成批交换数据的有效方式。但有局限性，适合外设成批交换数据的有效方式。但有局限性，适合外设不多的微小型计算机系统。不多的微小型计算机系统。DMA传输示意图1610.2.4 输入输出处理机输入输出处理机(IOP)方式方式n 有单独的存储器和独立的运算部件，可访问有单独的存储器和独立的运算部件，可访问系统的内部存储器。系统的内部存储器。n功能：功能：除数据传输外，还应能处理传

13、送过程中出除数据传输外，还应能处理传送过程中出错及异常情况，数据格式翻译，数据块校验。错及异常情况，数据格式翻译，数据块校验。n特点：特点：由专门的输入输出处理机来管理外设，提由专门的输入输出处理机来管理外设，提高主机的工作效率。应用于大、中型计算机系统高主机的工作效率。应用于大、中型计算机系统或分布式计算机系统。或分布式计算机系统。10.3 中断控制技术中断控制技术10.3.1 中断的概念中断的概念一、基本概念一、基本概念中断中断： CPU暂时中止当前程序运行，转而处理意暂时中止当前程序运行，转而处理意外出现的情况或有意安排的任务，在处理结束后外出现的情况或有意安排的任务，在处理结束后能自动

14、恢复原程序的执行。能自动恢复原程序的执行。中断请求中断请求：当外设准备好后，向：当外设准备好后，向CPU发出要求传送发出要求传送数据的信号，称为中断请求。数据的信号，称为中断请求。禁止中断禁止中断：外设发出中断请求后，由于某种条件的：外设发出中断请求后，由于某种条件的存在，存在，CPU不能中止现行程序的执行，称为禁止不能中止现行程序的执行，称为禁止中断。中断。一般在一般在CPU内部设有一个内部设有一个“中断允许中断允许”触发器，由软件控触发器，由软件控制其状态。只有该触发器为制其状态。只有该触发器为“1”状态时，才允许状态时，才允许CPU响响应中断应中断允许中断允许中断，否则禁止中断。，否则禁

15、止中断。n中断源中断源：在机器中引起中断产生的事件或发生：在机器中引起中断产生的事件或发生中断请求的来源统称为中断源。中断请求的来源统称为中断源。u1、一般的输入输出设备：键盘，打印机，鼠标等。、一般的输入输出设备：键盘，打印机，鼠标等。u2、数据通道中断源：软盘，硬盘等。、数据通道中断源：软盘，硬盘等。u3、实时时钟：用外部时钟定时发出中断信号，由、实时时钟：用外部时钟定时发出中断信号，由CPU进行进行处理。处理。u4、故障源：电源掉电，内存出错，输入输出出错等。、故障源：电源掉电，内存出错，输入输出出错等。u5、测试程序设置的中断源：如单步运行和断点运行。、测试程序设置的中断源：如单步运行

16、和断点运行。内部中断内部中断:由机器内部产生的中断。由机器内部产生的中断。l电源故障、主机设备故障、运算产生故障（溢出、电源故障、主机设备故障、运算产生故障（溢出、除数为零、非法格式等）、定时时钟中断等。除数为零、非法格式等）、定时时钟中断等。外部中断：由外设引起的中断。外部中断：由外设引起的中断。l可屏蔽中断（可屏蔽中断（INTR）和非屏蔽中断（和非屏蔽中断（NMI）。）。CPU主程序中断请求中断请求中断响应中断返回中断服务程序中断服务程序中断服务程序：为处理意：为处理意外情况或有意安排的任务外情况或有意安排的任务而编写的程序。而编写的程序。中断响应中断响应：CPU接到中断接到中断请求信号，

17、若请求信号，若某种条件满某种条件满足（允许中断），就保存足（允许中断），就保存断点，找到中断服务程序断点，找到中断服务程序入口，转至中断服务程序入口，转至中断服务程序执行，执行，在中断服务结束后在中断服务结束后恢复断点，继续原程序的恢复断点，继续原程序的执行（执行（中断返回中断返回），这个），这个过程过程称作中断响应。称作中断响应。断点二、二、CPU响应可屏蔽中断的条件及过程响应可屏蔽中断的条件及过程（一）条件（一）条件1、中断源有中断请求；、中断源有中断请求；2、CPU允许接受中断请求；允许接受中断请求；3、一般一条指令执行完毕后、一般一条指令执行完毕后CPU才能响应中断。才能响应中断。（二

18、）中断响应过程（二）中断响应过程1、关中断；关中断；2、保护断点、保存现场；、保护断点、保存现场；3、开中断；、开中断；4、执行中断服务程序；、执行中断服务程序；5、关中断，恢复现场、恢复断点；、关中断，恢复现场、恢复断点；6、开中断，返回断点。、开中断，返回断点。取指令取指令执行指令执行指令中断？中断？响应中断响应中断关中断、保护断点、保存关中断、保护断点、保存现场、开中断现场、开中断执行中断服务程序执行中断服务程序Y关中断、恢复现场、开中断关中断、恢复现场、开中断返回断点返回断点N例：对于例：对于8086， IF=1 时允许中断申请时允许中断申请(开中开中断）断）；IF=0 时禁止中断申请

19、时禁止中断申请(关中断关中断)。由指令。由指令STI和和CLI软件设置。软件设置。中断系统就是完成一次中断操作的全过程所需要中断系统就是完成一次中断操作的全过程所需要的各种部件及其相互关系。的各种部件及其相互关系。1、中断请求的检测与中断响应的控制、中断请求的检测与中断响应的控制CPU必须有识别中断源的电路；必须有识别中断源的电路；当外部中断源申请中断时，当外部中断源申请中断时，CPU是否响应还是否响应还要取决于其内部的中断允许设置要取决于其内部的中断允许设置。断点：断点：程序被中断的地址。程序被中断的地址。断点需保存，以备恢复执行断点需保存，以备恢复执行时使用，保存断点的地方称时使用，保存断

20、点的地方称为栈区。为栈区。CPU主程序中断请求中断响应中断返回中断服务程序断点中断矢量2、断点的保护、断点的保护中断矢量中断矢量：实际上就是一个指：实际上就是一个指针，它指向中断服务程序起始针，它指向中断服务程序起始地址（入口地址）。地址（入口地址）。（1）多个中断源申请中断时，）多个中断源申请中断时，CPU根据预先根据预先设定的设定的中断优先级别进行处理中断优先级别进行处理，先为高优先，先为高优先级中断服务，然后再为低优先级中断服务。级中断服务，然后再为低优先级中断服务。（2）具有）具有多重中断的能力多重中断的能力。u多重中断就是多重中断就是CPU在执行某一中断服务程在执行某一中断服务程序后

21、，如果开中断序后，如果开中断，则则 CPU还可以接受较高还可以接受较高级的中断申请，执行其中断服务程序，形成级的中断申请，执行其中断服务程序，形成多重中断（也称为多重中断（也称为中断嵌套中断嵌套）。）。3、实现实现多重中断判别的能力多重中断判别的能力中断的响应和执行251 1、总线作用、总线作用 多个部件之间公用的传送信息的一组连线，多个部件之间公用的传送信息的一组连线，负责计算机各部件进行数据交换、控制信号、负责计算机各部件进行数据交换、控制信号、地址信号的发送和接收。地址信号的发送和接收。2 2、总线组成、总线组成信号线、总线控制器、收发电路、转换器等信号线、总线控制器、收发电路、转换器等

22、3 3、总线分类、总线分类传递信息传递信息: :并行总线、串行总线并行总线、串行总线总线位置总线位置: :器件总线、内部总线、外部总线器件总线、内部总线、外部总线10.4.1 总线的作用与分类总线的作用与分类(1) (1) 并行总线：多条线同时传递所有的二进制数位。并行总线：多条线同时传递所有的二进制数位。l多位同时传递信息，速度快，结构复杂。多位同时传递信息，速度快，结构复杂。l计算机部件之间大量采用。计算机部件之间大量采用。(2) (2) 串行总线串行总线: :多位二进制信息公用一位信号线传递。多位二进制信息公用一位信号线传递。l速度慢，但结构简单。速度慢，但结构简单。l部件间距离较远时部

23、件间距离较远时, ,采用串行总线可降低成本。采用串行总线可降低成本。4 4、总线功能、总线功能传递信息传递信息5 5、总线位置、总线位置(1)(1)器件总线器件总线: :大规模集成电路中采用的通信总线。大规模集成电路中采用的通信总线。(2)(2)内部总线内部总线: :计算机机箱内各部件之间的总线。计算机机箱内各部件之间的总线。(3)(3)外部总线外部总线: :主机与外部设备以及计算机与计算机之主机与外部设备以及计算机与计算机之间使用的总线。间使用的总线。l1、物理特性物理特性：指总线的物理连接方式，包括总线指总线的物理连接方式，包括总线条数、连线的插头、和插座形状、引脚排列方式和条数、连线的插

24、头、和插座形状、引脚排列方式和次序等。次序等。l2、功能特性功能特性：描述总线中每一条线的功能。如地描述总线中每一条线的功能。如地址总线址总线ABAB，数据总线数据总线DBDB和控制总线和控制总线CBCB。 相同的指令系统，相同的功能，不同厂家生产的各功相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的，但各厂家生产的相同能部件在实现方法上几乎没有相同的，但各厂家生产的相同功能部件却可以互换使用，其原因在于它们都遵守了相同的功能部件却可以互换使用，其原因在于它们都遵守了相同的系统总线的要求，这就是系统总线的标准化问题。系统总线的要求，这就是系统总线的标准化问题。l3

25、、电气特性电气特性：每条线上的信号传送方向、有效电每条线上的信号传送方向、有效电平范围。平范围。l4、时间特性时间特性：每条线上的信号在什么时间上有效。每条线上的信号在什么时间上有效。总线带宽是衡量总线性能的重要指标，总线带宽是衡量总线性能的重要指标，单位：兆字节每秒单位：兆字节每秒(MB/s)。【例】例】(1)某总线在一个总线周期中并行传送某总线在一个总线周期中并行传送4个字节个字节的数据，假设一个总线周期等于一个总线时钟周期，的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为总线时钟频率为33MHz，则总线带宽是多少则总线带宽是多少? (2)如果一个总线周期中并行传送如果一个总线

26、周期中并行传送64位数据，总线时位数据，总线时钟频率升为钟频率升为66MHz，则总线带宽是多少则总线带宽是多少?解解(1)设总线带宽用设总线带宽用Dr表示，总线时钟周期用表示，总线时钟周期用T=1/f表表示，一个总线周期传送的数据量用示，一个总线周期传送的数据量用D表示，表示， 根据定义可得根据定义可得 ：Dr = D/T = D1/T = Df =4B33106/s=132MB/s(2)64位位=8B， Dr= Df =8B66 106/ s=528MB/s 总线带宽总线带宽：总线本身所能达到的最高传输速率。总线本身所能达到的最高传输速率。29 DCE是数据通信设备，又称数据电路端接设备，如

27、自动呼叫设备、调制解调器及其他一些中间装置的集合。其基本功能是沿传输介质发送和接收数据。DTEDCEDCEDTEDTE/DCE接口DTE/DCE接口DTE/DCE接口框图串行接口标准举例30DTE与DCE的接口标准 DTE与DCE之间要正常连接，需要遵循共同的接口标准，接口标准由4个接口特性来说明，分别是： 接口标准为完成实际通信提供了可靠的保证，使不同厂家的产品可以相互兼容，设备间可以有效的交换数据。 规程特性功能特性电气特性机械特性31 （1） 机械特性 机械特性规定了与实际的物理连接，详细说明了接插件的形状、插头的数目、排列方式以及插头和插座的尺寸、电缆的长度以及所含导线的数目、锁定装置

28、等。 （2） 电气特性 电气特性规定了数据交换信号以及有关电路的特性。包括最大数据传输率、表示信号状态的电压和电流的识别，电路特性的说明和与互连电缆相关的规定。32 （3） 功能特性 功能特性规定了信号所具有的特定功能，即和之间各信号线的信号含义。通常信号可分为4类：数据线、控制线、定时线、地线。 （4） 规程特性 指和为完成物理层功能在各线路上的动作序列或动作规则，即为实现建立、维持、释放线路连接等过程中，所要求的各控制信号变化的协调关系。33常用的串行总线标准 著名的串行总线标准有：RS232C/CCITT V.24和X.21。1、 RS232C标准 RS232C是美国电子工业协会EIA制

29、定的串行总线标准，是DTE与DCE之间的接口标准，适用于模拟信道上的数据传输。 （1） 机械特性 RS232C使用25根引脚的DB25插头和插座，如下图所示：3413125 25 14 14131 25脚D型插座 25脚D型插头DB25型连接器外形35 （2） 电气特性 RS232C采用负逻辑，即： 当电缆线长度不超过15M时，允许数据传输速率不超过20Kb/s。“传号”或控制线断开电压，相当于”：逻辑“。“空号”或控制线接通电压，相当于”：逻辑“V15V51V15V5036 （3） 功能特性37 在某些情况下，只用到其中的9个引脚，这样可以使用DB9型插头和插座。516 69 951 DB-

30、9插座 DB-9插头38DB-25插头和DB-9插座39DB-25插头和DB-9插座40计算机主板上的DB9连接器两个DB9插头41DB9连接器的信号定义 （4） 规程特性开始DTR为“ON”DSR为ON？RTS为ONCTS为ON？开始发送数据DTR为ON？继续发送数据超时？超时？YYYYYNNNNN43DTE与DCE的连接（DB25）DTE计算机或终端DCE调制解调器（1）保护地（2）发 送（3）接 收（4）请求发送（5）允许发送（6）DCE就绪（7）信号地（8）载波检测（20）DTE就绪（22）振铃指示44RS232C接口的非标准连接 在实际应用中往往会遇到这样的情况，两台相距不远的计算机

31、或终端之间要进行通信，这涉及到两个DTE设备之间的通信问题，这是不需要DCE介入的，如何连接？45 （1） 零MODEM方式的正规连接（DB25）2345678202223456782022TxDRxDRTSCTSDSRGNDDCDDTRRITxDRxDRTSCTSDSRGNDDCDDTRRI46 （2） 零MODEM方式的简单连接（DB25）2345678202223456782022TxDRxDRTSCTSDSRGNDDCDDTRRITxDRxDRTSCTSDSRGNDDCDDTR RI47零调制解调器48DB9与DB25的转接 DB9连接器 DB25连接器1234567898332076

32、4522DCDRxDTxDDTRGNDDSRRTSCTSRIDCDRxDTxDDTRGNDDSRRTSCTS RI49DB9 to DB25转接器50系统级的PC通信 PC机具有两个异步通信适配器UART，常见的UART是8250。所谓系统级的通信，即指直接对UART进行编程实现的通信。518250简介 8250的硬件逻辑528250的内部寄存器组538250 UART内部寄存器定义541、确定异步通信的数据格式 数据格式由线路控制寄存器各位定义： D7：置“1”对除数（波特率因子）锁存，DLAB1 D6：置“1”允许间断 D5D4D3：奇偶位保持空号：奇偶位保持传号：偶校验：奇校验：无校验1

33、1110101100100055 D2： D1D0： 例子：数据格式如下：7位数据位、1位停止位，采用偶校验，如何设计编程代码？位：停止位长度位：停止位长度2110位：数据位：数据位：数据位停止位）位（：数据8117106015 . 1500MOV AL, 1AHMOV DX, 3FBHOUT DX, AL562、确定双方传输波特率57 例子：设置异步通信波特率为1200BPS，取波特率因子0060H，按低、高字节次序分两次写入到波特率因子寄存器（LSB、MSB），事先确保DLAB1，程序如下： MOV AL, 80H；设置DLAB1 MOV DX, 3FBH OUT DX, AL OUT A

34、L, 60H；波特率因子LSB MOV DX, 3F8H OUT DX, AL MOV AL, 00H；波特率因子MSB MOV DX, 3F9H OUT DX, AL58线路状态寄存器定义 在查询方式编程中，接收方可通过状态检测作出相应处理，代码序列如下：TESTIN:MOV DX,3FDH ；读线路状态 IN AL,DX TEST AL,1EH ；是否有错误 JNZ ERROR ；有，转错误处理 TEST AL,01H ；无，接收就绪？ JNZ RECE ；是，传接收处理 JMP TESTIN ；无，循环等待59中断允许寄存器 当线路控制寄存器的DLAB0，允许对中断允许寄存器的低4位进行

35、写入操作。中断允许寄存器定义如下： D31，允许MODEM状态变化中断 D21，允许接收有错或间断条件中断 D11，允许发送保持寄存器空中断 D01，允许接收数据就绪中断 例：禁止使用中断方式 MOV AL，00H MOV DX，3F9H OUT DX,AL0000D3D2D1D060控制寄存器 通过对MODEM控制寄存器的写入操作可确定芯片操作方式和控制MODEM。 MODEM控制寄存器各位定义如下： D41，芯片处于循环反馈操作 D31，OUT20 D21，OUT10 D11，DTR0 D01，RTS0000CYOUT2OUT1DTRRTS61查询方式下通信发送流程62查询方式下通信接收流

36、程63一个例子code segment mov al,03h assume cs:code mov dx,03fbhbegin: mov dx,03f8h out dx,al in al,dx mov al,00h mov al,80h mov dx,03f9h mov dx,03fbh out dx,al out dx,al mov al,03h mov al,0ch mov dx,03fch mov dx,03f8h out dx,al out dx,al mov al,00h mov dx,03f9h out dx,al 64send: mov dx,3fdhmov ah,4ch in

37、al,dxint 21h test al,20hcode ends jz sendend begin mov ah,01h int 21h mov dx,3f8h out dx,al cmp al,$ jnz send65code segment mov al,03h assume cs:code mov dx,03fbhbegin: mov dx,03f8h out dx,al in al,dx mov al,00h mov al,80h mov dx,03f9h mov dx,03fbh out dx,al out dx,al mov al,03h mov al,0ch mov dx,03

38、fch mov dx,03f8h out dx,al out dx,al mov al,00h mov dx,03f9h out dx,al66rece: mov dx,3fdh mov ah,4ch in al,dx int 21h test al,01h code ends jz rece end begin mov dx,3f8h in al,dx mov dl,al mov ah,02h int 21h cmp dl,$ jnz rece8251简介TEC2主板配有2个Intel 8251串行接口芯片，可接个人计算机或者终端。TEC2中，2个串行口的地址分别是80、81H，82、83H

39、。在TEC2中，发送和接收时钟频率为153.6KHz。结构8251的方式指令字8251的命令指令字8251的状态字8251的工作流程8251的应用在TEC2中的初始化MOV R0, 4EHOUT PORT1COUT PORT2CMOV R0, 37HOUT PORT1COUT PORT2C可编程并行接口8255 82558255是是IntelIntel公司为其公司为其8080系列微处理器生产系列微处理器生产的的8 8位通用可编程并行输入输出接口芯片。它具位通用可编程并行输入输出接口芯片。它具有很强的功能，在使用中可利用软件编程来指有很强的功能，在使用中可利用软件编程来指定它将要完成的功能。因此

40、，定它将要完成的功能。因此，82558255获得了广泛获得了广泛的应用。的应用。数 据总 线缓冲器读/写控制逻辑A组端口A(8) A 组端口C上半部 (4) B组端口C下半部 (4)B组端口B(8)A组控制B组控制8位内部数据总线内部逻辑外设接口DBRDWRA0A1RESETCSI/O PA7 PA0I/O PC7 PC4I/O PC3 PC0I/O PB7 PB0CPU 接口8255的内部结构框图 76543210控制C 口低4 位1 输入0 输出控制B 口8 位1 输入0 输出方式选择0 方式01 方式1控制C 口高4 位1 输入0 输出控制A 口8 位1 输入0 输出方式选择00 方式0

41、01 方式11 方式2功能控制0：位操作1：方式选择A 组控制B 组控制8255的方式选择控制字格式 D7D6D5D4D3D2D1D0无关0置/复位0 复位1 置位C 口 的 位 选 择D3D2D1选 择0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC7C口的按位操作控制字格式 8255PA0PA1PA7PC6PC1系统总线D0D1D7BUSYSTROBE打印机8255与打印机的连接 80 多数计算机采用了分层次的多总线结构。在多数计算机采用了分层次的多总线结构。在这种结构中，速度差异大的设备使用不同速度的这种结构中

42、，速度差异大的设备使用不同速度的总线。总线。 Pentium 计算机主板就是一个三层次的多计算机主板就是一个三层次的多总线结构，即有总线结构，即有CPU总线、总线、PCI总线和总线和ISA总线。总线。 CPU总线总线：也称：也称CPU存储器总线，它是一个存储器总线，它是一个64位数据线和位数据线和32位地址线的同步总线。总线时钟位地址线的同步总线。总线时钟频率为频率为66MHZ、100MHZ等，等，CPU内部时钟是此内部时钟是此时钟频率的倍频。可以把时钟频率的倍频。可以把CPU总线看成是总线看成是CPU引引脚信号的延伸。脚信号的延伸。数据宽度数据宽度16位位/8位，工作频率位，工作频率8MHz

43、，传输速率传输速率8MB/s，24位地址线。位地址线。适合速度要求不太高的板卡和外设。适合速度要求不太高的板卡和外设。分两组，长的一组用于插分两组，长的一组用于插8位的与位的与ISA兼容的板卡。兼容的板卡。该总线支持该总线支持7个个DMA通道和通道和15级可屏蔽硬件中断。级可屏蔽硬件中断。另外还与主板上的实时钟另外还与主板上的实时钟/日历、键盘控制器等相日历、键盘控制器等相接。接。98线黑色插槽。线黑色插槽。80286处理器处理器主存储器主存储器显示器显示器外存储器外存储器外通信号外通信号16位总线位总线 8MHz1、ISA总线总线（Industry Standard Architecture

44、）2、PCI总线总线（Peripheral Component Interconnect） PCI总线控制器在总线控制器在CPU和外设之间插入一个复杂的和外设之间插入一个复杂的管理层协调数据传输。用于连接高速的管理层协调数据传输。用于连接高速的I/O设备模设备模块，如显卡、网卡、硬盘控制器等。通过块，如显卡、网卡、硬盘控制器等。通过“北桥北桥”上面与上面与高速的高速的CPU-存储器总线相连，通过存储器总线相连，通过“南桥南桥”下面与下面与低速的低速的ISA总线相连。总线相连。PCI总线是一个同步总线，总线是一个同步总线，32位（或位（或64位）数据位）数据/地址线是分时复用的同一组线。地址线是

45、分时复用的同一组线。PCI总线有专用的总线有专用的PCI控制器，它不依赖控制器，它不依赖CPU；提供数据缓冲，能支提供数据缓冲，能支持持10种外设；工作频率种外设；工作频率33MHz，最大传输速率最大传输速率132MB/s；120线白色插槽，提供即插即用（线白色插槽，提供即插即用（PnP)功能。功能。（1 1）PCIPCI总线的由来总线的由来 1991 1991年下半年，年下半年，IntelIntel公司首先提出公司首先提出PCIPCI总线的概总线的概念，并成立了念，并成立了PCIPCI集团，这一集团包括集团，这一集团包括IBMIBM、COMPAQCOMPAQ、APPLEAPPLE、DECDE

46、C等计算机著名生产厂商。等计算机著名生产厂商。 1992 1992年年6 6月月2222日推出日推出PCI 1.0PCI 1.0版本，版本，3232位数据位数据/ /地地址线；工作频率址线；工作频率33MHz33MHz，最大传输速率，最大传输速率132MB/s132MB/s。 1995 1995年年6 6月月1 1日推出支持日推出支持6464位数据通路，工作频率位数据通路，工作频率66MHz66MHz的的PCI 2.1PCI 2.1版本，最大传输速率版本，最大传输速率528MB/s528MB/s。（2 2）PCIPCI总线的主要特点总线的主要特点突出的高性能：突出的高性能： 数据传输率较高，可

47、以满足相当一段时期内数据传输率较高，可以满足相当一段时期内PCPC机机数据传输的需求，支持突发工作方式，改进了图形性数据传输的需求，支持突发工作方式，改进了图形性能，能够真正实现写处理器能，能够真正实现写处理器/ /存储器子系统的安全并存储器子系统的安全并发。发。良好的兼容性良好的兼容性 PCI PCI总线部件和插件接口相对于处理器是独立的，总线部件和插件接口相对于处理器是独立的，PCIPCI总线支持所有的目前和将来不同结构的处理器，总线支持所有的目前和将来不同结构的处理器，因此具有相对长的生命周期。因此具有相对长的生命周期。支持即插即用支持即插即用 PCI PCI设备中有存放设备具体信息的寄

48、存器，这些设备中有存放设备具体信息的寄存器，这些信息可以使系统信息可以使系统BIOSBIOS和操作系统层的软件可以自动配和操作系统层的软件可以自动配置置PCIPCI总线部件和插件，使系统的使用更加方便。总线部件和插件，使系统的使用更加方便。多主设备能力多主设备能力 支持多主设备系统，允许任何支持多主设备系统，允许任何PCIPCI主设备和从设主设备和从设备之间实现点到点对等存取，体现了高度的接纳设备备之间实现点到点对等存取，体现了高度的接纳设备的灵活性。的灵活性。保证了数据的完整性保证了数据的完整性 PCI PCI提供数据和地址的奇偶校验功能，保证了数提供数据和地址的奇偶校验功能，保证了数据的完

49、整和准确。据的完整和准确。优良的软件兼容性优良的软件兼容性 PCI PCI部件可完全兼容现有的驱动程序和应用程序，部件可完全兼容现有的驱动程序和应用程序，设备驱动程序可被移植到各类平台上。设备驱动程序可被移植到各类平台上。相对的低成本相对的低成本 采用优化的芯片技术，多路复用体系结构减少总采用优化的芯片技术，多路复用体系结构减少总线信号的引脚个数和线信号的引脚个数和PCIPCI部件数。部件数。PCIPCI到到ISA/EISAISA/EISA的转的转换芯片由芯片厂商提供，减少了用户的开发成本。换芯片由芯片厂商提供，减少了用户的开发成本。 PCI PCI总线有着较好的应用能力，一般的总线有着较好的

50、应用能力，一般的PCPC机都采机都采用了用了PCIPCI总线结构，对提升系统性能起到了至关重要总线结构，对提升系统性能起到了至关重要的作用。的作用。PCI系统的典型结构主CPU存储器主桥标准总线桥PCI图形卡PCI网卡PCI总线ISA总线（3 3）桥接器）桥接器 桥接器是一个总线转换部件，其功能是连接两条桥接器是一个总线转换部件，其功能是连接两条计算机总线，允许总线之间相互通信交往。计算机总线，允许总线之间相互通信交往。“桥桥”的的主要作用是把一条总线的地址空间映射到另一条总线主要作用是把一条总线的地址空间映射到另一条总线的地址空间，可以使系统中每一个总线主设备能看到的地址空间，可以使系统中每

51、一个总线主设备能看到同样的一份地址表，从整个存储系统来看，有了整体同样的一份地址表，从整个存储系统来看，有了整体性能统一的直接地址表，可以大大简化编程模型。性能统一的直接地址表，可以大大简化编程模型。 PCI PCI规范提出三种类型桥的设计：主规范提出三种类型桥的设计：主CPUCPU至至PCIPCI的的桥，桥，PCIPCI至标准总线的至标准总线的“标准总线桥标准总线桥”，以及在，以及在PCIPCI与与PCIPCI之间的桥。之间的桥。（4 4）配置空间）配置空间 PCI PCI提供三个互相独立的物理地址空间：存储器、提供三个互相独立的物理地址空间：存储器、I/OI/O与配置空间。与配置空间。 配

52、置空间是配置空间是PCIPCI所特有的一个物理上的地址空间，所特有的一个物理上的地址空间，所有所有PCIPCI设备必须提供配置空间，多功能设备则应为每设备必须提供配置空间，多功能设备则应为每一种实现的功能提供一个配置空间，主桥也必须至少一种实现的功能提供一个配置空间，主桥也必须至少支持一组配置空间寄存器。支持一组配置空间寄存器。 有了桥与配置空间的支持，有了桥与配置空间的支持，PCIPCI提供了功能强大而提供了功能强大而且灵活方便的配置能力，包括允许设备重定位，无需且灵活方便的配置能力，包括允许设备重定位，无需用户干预的自动安装配置等，而且对系统与设备的附用户干预的自动安装配置等，而且对系统与

53、设备的附加要求大大减少。加要求大大减少。（5 5）PCIPCI总线信号总线信号 地址数据信号地址数据信号 接口控制信号接口控制信号 错误报告信号错误报告信号 仲裁信号仲裁信号 系统信号系统信号 中断请求信号中断请求信号 64位扩展信号位扩展信号 Cache支持信号支持信号 边界扫描测试信号边界扫描测试信号3 3、AGPAGP总线（总线（Accelerated Graphic PortAccelerated Graphic Port） 图形加速器与主存之间的通路。图形加速器与主存之间的通路。 32 32位数据总线，工作频率为位数据总线，工作频率为66MHz66MHz，能以，能以133MHz133

54、MHz工工作，最大传输速率作，最大传输速率533MB/s533MB/s。（1 1）AGPAGP的发展的发展 AGP AGP是在是在PCIPCI图形接口的基础上发展而来的。随着图形接口的基础上发展而来的。随着3D3D游戏的复杂度越来越高，游戏的复杂度越来越高，3D3D特效和纹理的使用量也特效和纹理的使用量也越来越大，使原来传输速率为越来越大，使原来传输速率为133MB/s133MB/s的的PCIPCI总线越来总线越来越不堪重负，籍此原因拥有高带宽的越不堪重负，籍此原因拥有高带宽的AGPAGP才得以发展。才得以发展。 这是一种与这是一种与PCIPCI总线迥然不同的图形接口，它完全总线迥然不同的图形

55、接口，它完全独立于独立于PCIPCI总线之外，直接把显卡与主板控制芯片联在总线之外，直接把显卡与主板控制芯片联在一起，使得一起，使得3D3D图形数据省略了越过图形数据省略了越过PCIPCI总线的过程，从总线的过程，从而很好地解决了低带宽而很好地解决了低带宽PCIPCI接口造成的系统瓶颈问题。接口造成的系统瓶颈问题。可以说，可以说，AGPAGP代替代替PCIPCI成为新的图形端口是技术发展的成为新的图形端口是技术发展的必然。必然。AGP传输示意图 1996 1996年年7 7月月AGP 1.0 AGP 1.0 图形标准问世，分为图形标准问世，分为1 1和和2 2两种模式，数据传输带宽分别达到了两

56、种模式，数据传输带宽分别达到了266MB/s266MB/s和和533MB/s533MB/s这种图形接口规范是在这种图形接口规范是在66MHz PCI 2.166MHz PCI 2.1规范规范基础上经过扩充和加强而形成的，其工作频率为基础上经过扩充和加强而形成的，其工作频率为66MHz66MHz，工作电压为，工作电压为3.3v3.3v，在一段时间内基本满足了，在一段时间内基本满足了显示设备与系统交换数据的需要显示设备与系统交换数据的需要 但显示芯片的发展非常迅速，图形卡单位时间内但显示芯片的发展非常迅速，图形卡单位时间内所能处理的数据呈几何级数成倍增长，所能处理的数据呈几何级数成倍增长，AGP

57、1.0 AGP 1.0 图形图形标准越来越难以满足技术的进步了，由此标准越来越难以满足技术的进步了，由此AGP 2.0AGP 2.0便便应运而生应运而生19981998年年5 5月，月，AGP 2.0 AGP 2.0 规范正式发布，工规范正式发布，工作频率依然是作频率依然是66MHz66MHz，但工作电压降低到了，但工作电压降低到了1.5v1.5v，并，并且增加了且增加了4 4模式，这样它的数据传输带宽达到了模式，这样它的数据传输带宽达到了1066MB/s1066MB/s，数据传输能力大大地增强了，数据传输能力大大地增强了 AGP 8 AGP 8作为新一代作为新一代AGPAGP并行接口总线，在

58、数据传并行接口总线，在数据传输位宽上和输位宽上和AGP 4AGP 4一样都是一样都是32bit32bit，但总线速度达到，但总线速度达到66MHz66MHz8=533MHz8=533MHz，在数据传输带宽上也会达到，在数据传输带宽上也会达到2.1GB/s2.1GB/s的高度的高度 它的推出正好适应了现今它的推出正好适应了现今CPUCPU和和GPUGPU（图形工作站）（图形工作站）的飞速发展，也可以说是的飞速发展，也可以说是CPUCPU和和GPUGPU的发展导致了这一的发展导致了这一新技术的应用和推广随着新技术的应用和推广随着CPUCPU主频的逐步提升以及主频的逐步提升以及GPUGPU性能的日新

59、月异，系统单位时间内所要处理的性能的日新月异，系统单位时间内所要处理的3D3D图图形和纹理越来越多，大量的数据要在极短的时间内频形和纹理越来越多，大量的数据要在极短的时间内频繁地在繁地在CPUCPU和和GPUGPU之间反复交换，这使得原来运行频率之间反复交换，这使得原来运行频率为为66MHz66MHz的的AGPAGP接口已经无法跟上它们交换的速度，接口已经无法跟上它们交换的速度，AGP AGP 8 8可解决这一矛盾可解决这一矛盾（2 2）AGPAGP特点特点 1 1模式下的模式下的AGPAGP，工作频率达到，工作频率达到PCIPCI总线的两倍，总线的两倍，即即66MHz66MHz，传输带宽理论

60、上可达到，传输带宽理论上可达到266MB/s266MB/s AGP 2 AGP 2工作频率同样为工作频率同样为66MHz66MHz，但是它使用了正，但是它使用了正负边缘（一个时钟周期的上升沿和下降沿）触发的工负边缘（一个时钟周期的上升沿和下降沿）触发的工作方式，这种触发方式中在一个时钟周期的上升沿和作方式，这种触发方式中在一个时钟周期的上升沿和下降沿各传送一次数据，一个工作周期先后被触发两下降沿各传送一次数据，一个工作周期先后被触发两次，使传输带宽达到了加倍的目的，而这种触发信号次，使传输带宽达到了加倍的目的，而这种触发信号的工作频率为的工作频率为133MHz133MHz，这样，这样AGP 2