七 数字电子技术--第一章 集成门电路和组合逻辑电路

1、 电平的高电平的高低一般用低一般用“1”和和“0”两种状两种状态区别，若规态区别，若规定定高电平为高电平为“1”，低电平，低电平为为“0”则称为则称为正逻辑正逻辑。反之。反之则称为则称为负逻辑负逻辑。若无特殊说明，若无特殊说明，均采用正逻辑。均采用正逻辑。100VUCC高电平高电平低电平低电平TTLTTL数字集成电路型号的命名法数字集成电路型号的命名法示例：示例：（1） (2) (3) (4) (5) CT 74 LS 00 P塑料双列直插封装塑料双列直插封装器件系列：低功耗肖特基器件系列：低功耗肖特基温度范围：温度范围：0+70+70中国制造的中国制造的TTL类类器件品种：四器件品种：四2输

2、入与非门输入与非门SN 74 S 195 J黑陶瓷双列直插封装黑陶瓷双列直插封装器件品种：器件品种：4位并行移位寄存器位并行移位寄存器器件系列：肖特基器件系列：肖特基温度范围：温度范围：0+70+70美国美国TEXAS公司公司（1） (2) (3) (4) (5)第第 1 部分部分第第 4 部分部分型号前缀型号前缀工作温度范围工作温度范围器件系列器件系列器件品种器件品种封装形式封装形式符号符号意义意义符号符号意义意义符号符号意义意义符号符号意义意义符号符号意义意义标准标准W陶瓷扁平陶瓷扁平H高速高速B塑封扁平塑封扁平CT中国制造的中国制造的TTL类类54-55+125+125S肖特基肖特基F全

3、密封扁平全密封扁平LS低功耗肖特基低功耗肖特基D陶瓷双列直插陶瓷双列直插AS先进肖特基先进肖特基P塑料双列直插塑料双列直插SN美国美国 TEXAS公司公司740+70+70ALS先进低功耗肖特基先进低功耗肖特基阿阿拉拉伯伯数数字字器器件件功功能能J黑陶瓷双列直插黑陶瓷双列直插第第 2 部分部分第第 3 部分部分第第 5 部分部分TTL与非门举例与非门举例74LS0074LS0074LS0074LS00是一种典型的是一种典型的TTL与非门器件，内部含有与非门器件，内部含有4 4个个2 2输入输入端与非门，共有端与非门，共有1414个引脚。引脚排列图如图所示。个引脚。引脚排列图如图所示。 其他常用

4、的TTL集成门电路型号：TTL 集成逻辑门的使用要点集成逻辑门的使用要点 ( (1) )电源电压用电源电压用 + 5 V， 74 系列应满足系列应满足 5 V 5% 。( (2) )输出端的连接输出端的连接 普通普通 TTL 门输出端不允许直接并联使用。门输出端不允许直接并联使用。 输出端不允许直接接电源输出端不允许直接接电源 VCC 或直接接地。或直接接地。输出电流应小于产品手册上规定的最大值。输出电流应小于产品手册上规定的最大值。 VOL(max) = + 0.4VVOH(min) = 2.4VVIL(max) = 0.8V VIH(min) = 2V CMOS CMOS 器件型号组成符号

5、意义器件型号组成符号意义CC 40 25 M 温度范围：温度范围： -55+125+125器件品种：器件品种：3输入与非门输入与非门器件系列器件系列中国制造中国制造CMOS器件器件示例：示例：(1) (2) (3) (4) 第第 1 部分部分第第 2 部分部分第第 3 部分部分第第 4 部分部分器件前缀器件前缀器件系列器件系列器件品种器件品种工作温度范围工作温度范围符号符号意义意义符号符号意义意义符号符号意义意义符号符号意义意义CC中国制造的中国制造的 CMOS类型类型C07070CD美国无线电公司产品美国无线电公司产品E-408585TC日本东芝公司产品日本东芝公司产品R-558585CE中

6、国制造的中国制造的 ECL类型类型4045145系列系列符号符号阿阿拉拉伯伯数数字字器器件件功功能能M-55125125以以CMOSCMOS反相器为例，说明参数特点。反相器为例，说明参数特点。（1 1）工作电压：工作电压：-CMOSCMOS工作电源电压工作电源电压VDD为为3V3V18V18V （2 2）电压传输特性：电压传输特性：0ui uo VDD 0.5VDD 特点特点l转折区变化率很大，转折区变化率很大，VTH=1/2VDD 转折区转折区l具有对称性具有对称性 VDD1 0.5VDD1 （3 3）输入、输出电压：输入、输出电压：VOL(max) = + 0.05VVOH(min) =

7、VDD - 0.05VVIL(max) = 0.3VDD VIH(min) = 0.7VDD CMOS集成电路的性能特点集成电路的性能特点（4 4）输入噪声容限：输入噪声容限：l高电平噪声容限高电平噪声容限VNH： VNH = = VOH(min) VIH(min) = = 0.30.3VDD l低电平噪声容限低电平噪声容限VNL： VNL = = VIL(max) VOL(max) = = 0.30.3VDD 可通过可通过提高电源电压提高电源电压来提高抗干扰能力来提高抗干扰能力（5 5）扇出系数：扇出系数：在一定频率范围内，几乎为在一定频率范围内，几乎为。（6 6）传输延迟时间传输延迟时间t

8、 tpdpd：典型值为典型值为60nS60nS。 CMOSCMOS门的特点门的特点电压工作范围大电压工作范围大 功耗低、集成度高功耗低、集成度高 抗干扰能力强抗干扰能力强 扇出系数大扇出系数大 工作频率较低工作频率较低 1. 注意不同系列注意不同系列 CMOS 电路允许的电源电压范围不同，电路允许的电源电压范围不同， 一般多用一般多用 + + 5 V。电源电压越高，抗干扰能力也越强。电源电压越高，抗干扰能力也越强。 CMOS 集成逻辑门使用要点集成逻辑门使用要点 2. 闲置输入端的处理闲置输入端的处理 不允许悬空。不允许悬空。 可与使用输入端并联使用。但这样会增大输入电容，可与使用输入端并联使

9、用。但这样会增大输入电容，使速度下降，因此工作频率高时不宜这样用。使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接与门和与非门的闲置输入端可接正电源正电源或或高电平高电平；或门和或非门的闲置输入端可或门和或非门的闲置输入端可接地接地或或低电平低电平。 1.4 1.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计分析过程一般包含以下几个步骤：分析过程一般包含以下几个步骤：例例1 1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简变变换换&

10、1ABCLP1.4.1 1.4.1 组合逻辑电路的分析组合逻辑电路的分析&1ABCLP解：解：（1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P）。）。（2）化简与变换：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。ABCP CPBPAPL+ + + ABCCABCBABCA+ + + CBAABCCBAABCCBAABCL+ + + + + + + + + )( （4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1”，所以这个，所以这个电路称为电路称为“不一致电路不一致电路”。0 0 00 0

11、 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表 工程上的最佳设计，通常需要用多个指标去衡量，主要考工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：虑的问题有以下几个方面： 所用的逻辑器件所用的逻辑器件数目最少数目最少，器件的，器件的种类最少种类最少，且器件之，且器件之间的间的连线最少连线最少。这样的电路称。这样的电路称“最小化最小化”电路电路。 满足速度要求，应使满足速度要求，应使级数最少级数最少，以减少门电路的延迟。，以减少门电路的延迟。 功耗小，工作稳定可靠。功耗小，工作稳定可靠。 所谓组合逻辑电路设计

12、，就是根据给出的实际逻辑问所谓组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实现这一逻辑功能的题，求出实现这一逻辑功能的最佳逻辑电路最佳逻辑电路。1.4.2 组合逻辑电路的设计方法组合逻辑电路的设计方法 设计过程的基本步骤：设计过程的基本步骤：实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式例：例：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1 1）列真值表：）列真值表：（3）用卡诺图用卡诺图化简。化简。0 0 00 0 10 1 00 1

13、11 0 01 0 11 1 01 1 1A B C00010111 L三人表决电路真值表三人表决电路真值表ABC0000111110 A B C11110000得最简与得最简与或表达式：或表达式：（4 4）画出逻辑图。）画出逻辑图。ACBCABL+ + + （5 5）如果要求用与非门实现该逻辑电路，就应将表达）如果要求用与非门实现该逻辑电路，就应将表达式转换成式转换成与非与非与非与非表达式：表达式： ACBCABACBCABL + + + &1LABCBC&A&L&例：例：设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0（火警）、（火警）、I1（盗警）（盗警）和和I2

14、（日常业务）三种输入信号，通过排队电路分别从（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含（每片含4个个2输入端与非门）实现输入端与非门）实现解：解：（1）列真值表：）列真值表：（2）由真值表写出各输出）由真值表写出各

15、输出的逻辑表达式：的逻辑表达式：00IL 101IIL 2102IIIL 输输 出出输输 入入0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2真真 值值 表表（3）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式： （4）画出逻辑图：）画出逻辑图：00IL 101IIL 2102102IIIIIIL &I01I2I0L1LL2 1.5 1.5 常用中规模集成组合逻辑电路常用中规模集成组合逻辑电路一一. .编码器的基本概念及工作原理编码器的基本概念及工作原理 编码编码将某一特定的逻辑信号变换为二进制代码。将某一特定的逻辑

16、信号变换为二进制代码。( (用二进制代码表示文字、符号或者数码等特定对象的过程，用二进制代码表示文字、符号或者数码等特定对象的过程，称为称为编码编码)。( (译码译码将二进制代码转换成特定的逻辑信号将二进制代码转换成特定的逻辑信号) )能够实现编码功能的逻辑部件称为编码器。能够实现编码功能的逻辑部件称为编码器。 1.5.1 1.5.1 编码器编码器对对M个信号编码时，应如何确定二进制吗位数个信号编码时，应如何确定二进制吗位数N？ N位二进制代码可以表示多少个信号？位二进制代码可以表示多少个信号？ 例：对例：对101键盘编码时，采用几位二进制代码？键盘编码时，采用几位二进制代码？编码原则：编码原

17、则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N M来确定位数N。例：对101键盘编码时，采用了7位二进制代码ASC码。27128101。分析分析: 4线线2线编码器工作原理线编码器工作原理321032100321032101IIIIIIIIYIIIIIIIIY+输入互相排斥，输入高电输入互相排斥，输入高电平有效。平有效。 集成优先编码器举例集成优先编码器举例74148（8线线-3线）线）该电路为反码输出。该电路为反码输出。EI为使能输入端为使能输入端(选通输入端选通输入端,低电平有效低电平有效)，EO为使能输出为使能输出端（选通输出端端（选通输出端,高电平有效高电平有效)

18、，GS为优先编码工作标志为优先编码工作标志(低电平有效低电平有效)。 输输 入入输输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 10 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 17IEII1I2I543I6IIA0

19、1A2AEOGS0I1111111111111111&101591113121361416EO74148GND8Vcc7（b）524I5II7I64EI1AA20AI1I23I0IGS1.5.21.5.2、译码器（、译码器（DecoderDecoder） 译码是编码的逆过程译码是编码的逆过程，即将具有特定含义的一组代码，即将具有特定含义的一组代码“翻译翻译”出它的原意的过程叫译码。实现译码功能的逻辑出它的原意的过程叫译码。实现译码功能的逻辑电路称为电路称为译码器译码器。数字电路中，常用的译码器有。数字电路中，常用的译码器有二进制译二进制译码器、码器、二十进制译码器二十进制译码器和和显示译码器显

20、示译码器。1.1.二进制译码器二进制译码器 设二进制译码器的设二进制译码器的输入端为输入端为n n个，则输出端为个，则输出端为2 2n n个个，且对应于输入，且对应于输入代码的每一种状态，代码的每一种状态，2 2n n个个输出中只有一个有效（为输出中只有一个有效（为1 1或为或为0 0），其余全，其余全无效（为无效（为0 0或为或为1 1）。）。2 2线线4 4线译码器：线译码器： 2 线线4 线译码器线译码器 Y0 Y1 Y2 Y3 B A 输入输入输出输出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2线线4 4线译码器真值

21、表线译码器真值表00mBAY 33mABY 22mBAY 11mBAY 逻辑函数：逻辑函数：2线线4线译码器电路线译码器电路集成译码器集成译码器7413874138二进制译码器二进制译码器74138741383 3线线8 8线译码器线译码器输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1

22、1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1

23、 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0当G1=0, G2A+G2B=1时，译码器不工作，输出全为高电平 ; 当G1=1, G2A+G2B=0时，译码器工作，输出低电平有效，此时，输出Y0Y7由输入代码决定，逻辑函数是：0210012101221023210342104521056210672107YAA AmYAA AmYAA AmYAA AmYAA AmYAA AmYAA AmYA

24、A Am74138引脚图引脚图1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&74138功能示意图功能示意图 二进制译码器的二进制译码器的应用应用很广，典型的应用有以下几种：很广，典型的应用有以下几种： 实现存储系统的地址译码；实现存储系统的地址译码； 实现逻辑函数；实现逻辑函数； 带使能端的译码器可用作数据分配器。带使能端的译码器可用作数据分配器。下面讨论用译码器实现逻辑函数的方法。下面讨论用译码器实现逻辑函数的方法。一般步骤：一般步骤：写出函数的写出函数的标准与或表达式（最小项之和）标准与或表达式（最小项之和），并变换为，并变换为与非与非- -与非形式

25、与非形式 。画出用二进制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现这些函数的接线图。例：例：试利用试利用3 3线线8 8线译码器线译码器74LS13874LS138设计一个多输出的组合设计一个多输出的组合逻辑电路。输出的逻辑函数式为：逻辑电路。输出的逻辑函数式为： ABCBAZ+ + 1CBACAZ+ + 2BAZ 3解：最小项之和形式解：最小项之和形式7601mmmABCCABCBAZ+ + + + + + 4312mmmCBABCACBAZ+ + + + + + 54323mmmmCBACBABCACBABABAZ+ + + + + + + + + + 化为与非与非

26、式化为与非与非式7607601mmmmmmZ + + + 4314312mmmmmmZ + + + 543254323mmmmmmmmZ + + + + 画逻辑电路画逻辑电路 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 1 & & & Z2 Z3 Z1 G1G2A G2B 1067m m mZ 2134m m mZ 32345m m m mZ 例例已知某组合逻辑电路的真值已知某组合逻辑电路的真值表，试用译码器和门电路设计表，试用译码器和门电路设计该逻辑电路。该逻辑电路。解：解：写出各输出的最小写出各输出的最小项表达式，再转换成

27、项表达式，再转换成与非与非与非形式与非形式:ABCCBACBACBAL+ + + + 7421mmmmmmmm + + + + 7421CABCBABCAF+ + + 65mmmmmm + + + 3653CABCBACBACBAG+ + + + 642mmmmmmmm + + + + 06420输输 出出输输 入入0 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L F GA B C真值表真值表 用一片用一片74138加三个与非门加三个与非门就可实现该组合逻辑电路。就可实现该组合逻辑

28、电路。可见，用译码器实现多输出逻辑可见，用译码器实现多输出逻辑函数时，优点更明显。函数时，优点更明显。65mmmF 37421mmmmL 642mmmmG 03121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL& 与非与非与非形式与非形式:将将 BCD 码的十组代码译成码的十组代码译成 0 9 十个对应十个对应输出信号的电路，又称输出信号的电路，又称 4 线线 10 线线译码器。译码器。 8421BCD 码输入端，码输入端，从高位到低位依次为从高位到低位依次为 A3、A2、A1 和和 A0 。 10 个译码输出端，个译码输出端，低电平低电平 0 有效。有效

29、。4 线线- -10 线译码器线译码器CT74LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A32.84212.8421BCD（二（二十进制）译码器十进制）译码器7442(7442(部分译码器部分译码器) )111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪伪码码0111111111100191011111111000181101111111111071110111111011061111011111101051111101111

30、00104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 线线- -10 线译码器线译码器 74LS42 真值表真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪伪码码0174LS4274LS42有拒伪码功

31、能。有拒伪码功能。001230mAAAAY 1mAAAAY 01231201232mAAAAY 301233mAAAAY 401234mAAAAY 501235mAAAAY 601236mAAAAY 701237mAAAAY 801238mAAAAY 901239mAAAAY 74LS4274LS42逻辑函数式逻辑函数式4 4线线-10-10线译码器线译码器74427442引脚图引脚图3.3.显示译码器显示译码器 驱动各种显示器件，从而将用二进制代码表示的数驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并字、文字、符号等翻译成人们习惯的形式，并直观直观地显地

32、显示出来的电路，称为显示译码器。示出来的电路，称为显示译码器。七段显示器件七段显示器件fabcdegDPCOMdcDPefCOMbag发光二极管：发光二极管：管压降管压降1.5V3V显示的数字形式显示的数字形式发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。 LED显示器有两种结构：显示器有两种结构：COMabcdefgDP 共阳极：共阳极： 共阴极：共阴极：COMabcdefgDP共阳极共阳极abcdefgR+ 5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg0000000

33、0001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011111000000000010010000100aebcfgd共阴极共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011

34、aebcfgdBCDBCD七段显示译码器七段显示译码器驱动共阴极显示器驱动共阴极显示器驱动共阳极显示器驱动共阳极显示器输出状态为：输出状态为： 高电平高电平或或低电平低电平输出状态为：输出状态为： 低电平低电平或或高阻态高阻态亮亮 灭灭 亮亮 灭灭1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0

35、 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1a b c d e f g输输 出出1111111111111111001 BI/RBO输入输入/输出输出0123456789101112131415灭灯灭灯灭零灭零试灯试灯功能功能（输入）（输入）1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 LT RBI显示显示字形字形输输 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1

36、1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 A3 A2 A1 A0 七段显示译码器七段显示译码器74487448的功能表的功能表试灯输入端试灯输入端LTLT：低电平有效。当：低电平有效。当LT=0LT=0时，数码管七段全亮时，数码管七段全亮, ,与输与输入的译码信号无关。用于测试数码管的好坏。入的译码信号无关。用于测试数码管的好坏。灭零输入端灭零输入端RBIRBI：低电平有效。当：低电平有效。当LT=1LT=1， RBI=0RBI=0时，且译码时，且译码输入为输入为0 0的二进制码的二进制码00000000时，该位输出不显示，即时，该位

37、输出不显示，即0 0字被熄灭字被熄灭。当译码输。当译码输入不为入不为0 0时，该位正常显示。用于消隐无效的时，该位正常显示。用于消隐无效的0 0。灭灯输入、灭零输出端灭灯输入、灭零输出端BI/RBOBI/RBO。此端可以作输入端，也可以作输出。此端可以作输入端，也可以作输出端。作输入端使用时，如果端。作输入端使用时，如果BI=0BI=0时，数码管七段全灭时，数码管七段全灭，与译码输，与译码输入无关。作输出端使用时，受控于入无关。作输出端使用时，受控于RBIRBI和和LTLT。当。当RBI=0RBI=0，LT=1LT=1，且，且输入为输入为0 0的二进制码的二进制码00000000时，即时，即实

38、现实现“灭零灭零”时，时，RBORBO输出低电平，输出低电平，即即RBO=0RBO=0，用以指示该片正处于灭零状态。，用以指示该片正处于灭零状态。 灭零输入端灭零输入端RBIRBI和灭零输出端和灭零输出端RBORBO配合使用，实现多配合使用，实现多位十进制数码显示系统的位十进制数码显示系统的整数前和小数后的灭零控制整数前和小数后的灭零控制。如数据如数据073.40073.40可显示为可显示为73.473.4。驱驱动动电电路路（共阴极）（共阴极）（共阳极）（共阳极）上拉电阻上拉电阻限流电阻限流电阻1.5.3 .5.3 数据选择器数据选择器一、一、 数据选择器的基本概念及工作原理数据选择器的基本概

39、念及工作原理 数据选择器数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。根据地址选择码从多路输入数据中选择一路，送到输出。2-1n位地址选择信号DD1D0Y出n输据据入输数数例：例：四选一数据选择器四选一数据选择器根据功能表，可写出输出逻辑表达式：根据功能表，可写出输出逻辑表达式：GDAADAADAADAAY + + + + )(3011000120110 101 0 10 001 0 1 1 001 0 1 0 10G1 1A1 A0输输 出出输输 入入010 1 YD3 D2 D1 D0 四选一数据选择器的真值表四选一数据选择器的真值表二、集成数据选择器二、集成数据选择器集成数

40、据选择器集成数据选择器74151（8选选1数据选择器）数据选择器）2DAD4DGYD10D6741511257VccY082346GND013A5114D911D21516A1371D213DD0DDG1DD64DD751&1YY11A1A1121A01Y Y地地 址址 选选 择择使使 能能输输 出出输输 入入100000000G0 1D0 D0 D1 D1 D2 D2D3 D3 D4 D4D5 D5 D6 D6 D7 D7 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0集成数据选择器集成数据选择器74151的真值表的真值表1.5.4 1.5.4 数值比较器数值比较器一、一、 数值比较器的基本概念及工作原理数值比较器的基本概念及工作原理 数值比较器数值比较器比较两个位数相同的二进制数的大小比较两个位数相同的二进制数的大小由真值表写出逻辑表达式：由真值表写出逻辑表达式：由表达式画出逻辑图。由表达式画出逻辑图。BAFBA BAFBA ABBAFBA+ + 输输 入入输输 出出A BFAB FAB FA=B0 00 11 01 10 0 10 1 01 0 00 0 1FA BFA BFA B1&A1B1 1 11 1位数值比较器位数值比较器 列出真值表列出真值表2考虑低位比较结果的多位比较器考虑低位比较结果的多位比较器A1 B1A