时序电路地分析与设计

1、第第第第第第6 6 6章章章章章章 时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计学习要点：学习要点：时序逻辑电路的组成与特点 同步时序电路的分析方法异步时序电路的分析方法同步时序电路的设计方法第第第第第第6 6 6章章章章章章 时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计时序电路的分析与设计6. 1 时序逻辑电路概述时序逻辑电路概述1 1、时序逻辑电路的构成、时序逻辑电路的构成 由图中可以看出，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能通常

2、由触发器担任；存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。所以，时序逻辑电路中，任一时刻的输出不仅与该时刻输入变量的取值有关，而且与该时刻电路所处的状态有关。 2 2、时序电路逻辑输入输出关系、时序电路逻辑输入输出关系在时序逻辑电路的结构框图中，X代表外部输入信号； Q代表存储电路的状态输出，也是组合逻辑电路的内部输入；Z代表外部输出信号；P代表存储电路的激励信号，也是组合逻辑电路的内部输出。这些信号之间的逻辑关系可以用三个向量函数表示。 输出方程状态方程激励方程),(),(),(1nnnnnnnnnQPHQQXGPQXFZ3 3、时序电路的分类、时序电

3、路的分类（1） 根据时钟分类同步时序逻辑电路：所有触发器的时钟端均连在一起由同一个时钟脉冲触发，使之状态的变化都与输入时钟脉冲同步 。异步时序逻辑电路：只有部分触发器的时钟端与输入时钟脉冲相连而被触发，而其它触发器则靠时序电路内部产生的脉冲触发，故其状态变化不同步。 （2）根据输出分类米里Mealy型时序电路：某时刻的输出决定于该时刻的外部输入X和内部状态Q。 摩尔Moore型时序电路：某时刻的输出仅仅决定于存储电路的状态。 列方程式：各触发器的驱动方程和输出方程列方程式：各触发器的驱动方程和输出方程求状态方程求状态方程状态图、状态表或时序图状态图、状态表或时序图分析结果，分析结果，判断电路逻

4、辑功能判断电路逻辑功能6.2 同步时序电路的分析同步时序电路的分析将驱动方程代入相应触发器的特征方程式中，求出各个触发器的状态方程 nnQQZ011 1 000101KJQKQJnn输出方程：输出仅与电路现态有关，为摩尔型时序电路。驱动方程：列方程式列方程式12求状态方程求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnQQQQKQJQQQQQQKQJQ0000000101010111111113列状态表列状态表nnnnnnnQQZQQQQQ0101010110 0 10 1 00 1 11 0 01 0 11 1 01

5、1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100000010001011ZQQnn010101101011ZQQnn001101011011ZQQnn111010111011ZQQnn4画状态图、时序图画状态图、时序图例题例题6.1时序电路对应图形时序电路对应图形(a)状态图；状态图；(b)时序图时序图 5电路功能电路功能有效循环的4个状态分别是03这4个十进制数字的二进制数，并且在时钟脉冲CP的作用下，这4个状态是按递增规律变化的，即：00011011所以这是一个四进制同步加法计数器。当对第4个脉冲计数时，计数器又重新从00开始计数，并产

6、生输出Z1,作为进位输出信号 。1 1 000001212012KQQJQKQJKQQJnnnnnn驱动方程：列方程式列方程式12求状态方程求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：)(012000010CPQQQQKQJQnnnnnn)(0112111111CPQQQQQKQJQnnnnnnn)(012212222212CPQQQQQQQKQJQnnnnnnnnn3列状态表列状态表nnnnQQQQ01210nnnnnQQQQQ011211nnnnQQQQ012121000000000000121110nnnQQQ0001100011001

7、121110nnnQQQ0110111100110121110nnnQQQ0010001101010121110nnnQQQ0100010000100121110nnnQQQ0101110010101121110nnnQQQ0011001111011121110nnnQQQ0111111110111121110nnnQQQ4画状态图、时序图画状态图、时序图例题例题6.2时序电路对应图形时序电路对应图形(a)状态图；状态图；(b)时序图时序图 5电路功能电路功能1）从状态表可知：计数器输出Q2Q1Q0共有八种状态000111。2）从状态图可知：随着CP脉冲的递减，触发器输出Q2Q1Q0会进入一个

8、循环过程，此循环过程包括了五个输出状态称为有效状态，另外三个输出状态不在循环中称为为无效状态。而且，不论电路从哪一个状态开始工作，在CP脉冲作用下，触发器输出的状态都会进入有效循环圈内，这种情况可叫做电路能够自启动；反之，则此电路不能自启动。 综上所述，此电路是具有自启动功能的同步五进制减法计数器。 驱动方程：列方程式列方程式1_132132nnnDQDQDQ；2求状态方程求状态方程D触发器的特性方程：DQn1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnQDQQDQQDQ311112122313现 态次 态输 出nnnQQQ012 101112 nnnQQQY3计算、列状态表计算

9、、列状态表0 0 00 0 10 1 11 1 11 1 01 0 00 1 01 0 10 0 10 1 11 1 11 1 01 0 00 0 01 0 10 1 0nnnnnnQDQQDQQDQ3111121223131000311112213nnnnnnQQQQQQ1010311112213nnnnnnQQQQQQ1011311112213nnnnnnQQQQQQ0111311112213nnnnnnQQQQQQ0101311112213nnnnnnQQQQQQ0100311112213nnnnnnQQQQQQ1001311112213nnnnnnQQQQQQ0110311112213

10、nnnnnnQQQQQQ4画状态图、时序图画状态图、时序图例题例题6.3时序电路对应图形时序电路对应图形(a)状态图；状态图；(b)时序图时序图 5电路功能电路功能有效循环的6个状态，在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个六进制同步加法计数器。 两个无效输出的状态不会在CP脉冲作用下进入有效循环圈内，所以此电路不能自启动。 6.3 异步时序电路的分析异步时序电路的分析 异步时序电路与同步时序电路的不同之处在于各个触发器所连接的时钟脉冲不是同一个，因而每个触发器要根据各自的触发脉冲来确定其是否动作。所以，异步时序电路的分析

11、与同步时序电路分析方法基本相同，但还需另外写出时钟方程，从而找出每次电路状态转换时各触发器是否触发。异步时序电路，时钟方程：驱动方程：1写方程式写方程式CPCPQCPCPCP1123， 1 1 11 131223213KQJKJKQQJnn2求状态方程求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：)(32113CPQQQQnnnn)(1212QQQnn)(1311CPQQQnnn3计算、列状态表计算、列状态表)(32113CPQQQQnnnn)(1212QQQnn)(1311CPQQQnnn4画状态图、时序图画状态图、时序图状态图状态图时序图时

12、序图 5电路功能电路功能 由此可看出该电路是异步五进制加法计数器，且具有自启动能力。6. 3 同步时序电路的设计方法同步时序电路的设计方法 时序电路的设计是分析的逆过程，是根据逻辑设计命题的要求，选择适当的器件，设计出合理的逻辑电路。同步时序逻辑电路的一般设计过程可按照状态图状态表状态方程、输出方程和驱动方程逻辑电路图（同时检查自启动） 的步骤进行。1由题意列状态图由题意列状态图用JK触发器设计一个十进制加法计数器。 确定所需触发器个数确定所需触发器个数 2因为十进制计数器所需纪录的状态有19共十个不同的状态，又因为231024，所以需要四级触发器。 3列状态表列状态表进位标志约束项4求状态方

13、程、驱动方程及输出方程求状态方程、驱动方程及输出方程 根据状态表填写次态和输出函数卡诺图，从而求得次态和输出方程组，然后将各状态方程与所选用的触发器的特征方程对比，便可求出驱动方程。 输出方程：41nnZQ Q本题要求选用JK触发器，为了使状态方程与触发器的特征方程便于对比，一定要将状态方程写成的形式。因此，必须将次态卡诺图按现态Qi=1和Qi=0分成两个区域，然后分别在各自区域内画圈简化，这样就可方便地求得和Qi的系数Ji和。 _14123414_131231323_123123_ _1214212_111nnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQ Q Q QQ QQQ

14、Q QQ QQ QQ Q QQ Q QQQ Q QQ QQQ比较，得驱动方程：nnnQKQJQ1_14123414_131231323_123123_ _1214212_111nnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQ Q Q QQ QQQ Q QQ QQ QQ Q QQ Q QQQ Q QQ QQQ412341312312_21421111nnnnnnnnnnnJQ Q QKQJQ QKQ QJQ QKQJK；电路图电路图5检查电路能否自启动检查电路能否自启动6根据前面求得的状态方程和输出方程，将无效状态将10101111六个状态逐个代入，求得次态。 可见电路能够自启动。

15、求得完整状态转换图1由题意由题意列状态列状态图图用D触发器设计一个可逆四进制计数器 ，即电路有一个输入控制端X，当X=0时，为加法计数器；当X=1时，为减法计数器。确定所需触发器个数确定所需触发器个数 2由2n4知道，应选n=2，即采用两级D触发器实现，该时序电路有两个状态变量，设状态变量为Q1、Q0，Z为进/借位输出标志的输出端。3列状态表列状态表进借位标志控制端4求状态方程、驱动方程及输出方程求状态方程、驱动方程及输出方程 根据状态表填写次态和输出函数卡诺图，从而求得次态和输出方程组，然后将各状态方程与所选用的触发器的特征方程对比，便可求出驱动方程。 输出方程：110110012nnQXQ

16、QQQZQ Q 因为本题要求选用D触发器, 所以化简时不需要将卡诺图按Qi=1和Qi=0划分为两个区域，直接由卡诺图求出最简式即可。110110012nnQXQQQQZQ Q比较，得驱动方程：DQn110100DXQQDQ电路图电路图5同步可逆四进制计数器逻辑电路图 本节小结： 本章介绍了时序逻辑电路的基本概念、分析方法及典型本章介绍了时序逻辑电路的基本概念、分析方法及典型的时序逻辑电路同步计数器的设计过程。时序逻辑电路是由组的时序逻辑电路同步计数器的设计过程。时序逻辑电路是由组合逻辑电路加存储电路构成的，是一种记忆电路。根据所接时合逻辑电路加存储电路构成的，是一种记忆电路。根据所接时钟脉冲的不同时序逻辑电路可以分为同步时序电路和异步时序钟脉冲的不同时序逻辑电路可以分为同步时序电路和异步时序电路。通过分析时序电路的驱动方程、状态方程、输出方程，电路。通过分析时序电路的驱动方程、状态方程、输出方程，得到状态图、状态表等，可方便地对时序电路进行分析。在分得到状态图、状态表等，可方便地对时序电路进行分析。在分析异步时序电路时还需要列出电路中各触发器的脉冲方程，确析异步时序电路时还需要列出电路中各触发器的脉冲方程，确定每个触发器的触发时刻。本章最后介绍了同步时序电路的一定每个触发器的触发时刻。本章最后介绍了同