电子科技大学《数字电路》考研辅导班课件

1、1 1 1 1数字电路数字电路主要内容：1、数制与码、数制与码制制2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计2 2 2 2对于一个具有p位整数，n位小数的r（r2）进制数D，有Dr = dp-1 . d1 d0 . d-1 . d-n1pniiird若若 r=2, r=2, 则则 D D2 212pniiidr 进制数左移1位相当于？r 制数数右移2位相当于？推广：推广： D D8 8 = d= d i i 8 8i i D D1616= d= d i i 16 16i i 数制与码制数制与码制r：基数：基数 210641

2、53 3例：下面每个算术运算至少在某一种计数制中例：下面每个算术运算至少在某一种计数制中是正确的。试确定每个运算中操作数的基数是正确的。试确定每个运算中操作数的基数可能是多少？可能是多少？ 41/3=13 66/6=11例：例： 的的一个一个解为解为x=8。请。请问此数制系统是多少进制？问此数制系统是多少进制？3 30741312xx541 数制与码制数制与码制4 4 4 4二进制二进制八进制，二进制八进制，二进制十六进制十六进制 方法：位数替换法方法：位数替换法F1C.0AF1C.0A1616 = ( )= ( )2 2 = ( ) = ( )8 8 常用按位计数制的转换常用按位计数制的转换

3、417.56417.568 8= ( )= ( )1616 5 5 5 5常用按位计数制的转换常用按位计数制的转换任意进制数任意进制数 十进制数十进制数方法：利用位权展开方法：利用位权展开例：例：( 101.01 )( 101.01 )2 2 = ( )= ( )1010 ( 7 ( 7F.8 )F.8 )16 16 = ( = ( ) )10105.255.25127.5127.51pniiirdD6 6 6 6常用按位计数制的转换常用按位计数制的转换十进制十进制 其它进制其它进制方法：基数乘除法方法：基数乘除法 整数部分：除整数部分：除 r 取余，逆序排列取余，逆序排列 小数部分：乘小数部

4、分：乘 r 取整，顺序排列取整，顺序排列 例：例：( ( 125125. .125125 ) )10 10 = ( )= ( )2 2例：要求例：要求 10 10-2-2 ，完成下面转换，完成下面转换 ( 25.49 ) ( 25.49 )10 10 = ( )= ( )2 2截断误差截断误差7 7 7 7非十进制数的加法和减法非十进制数的加法和减法逢逢 r 进进 1（r 是基数）是基数）两个二进制数的算术运算两个二进制数的算术运算加法：进位加法：进位 1 + 1 = 10减法：借位减法：借位 101 = 1运算法则？运算法则？一位全加（减）器的真值表一位全加（减）器的真值表8 8 8 8有符

5、号数的表示有符号数的表示原码原码最高有效位表示符号位（最高有效位表示符号位（ 0 = 正，正，1 = 负）负）零有两种表示（零有两种表示（+ 0、 0）n位二进制表示范围：位二进制表示范围： ( 2n-1 1) + ( 2n-1 1) 补码补码n位二进制表示范围：位二进制表示范围： 2n-1 + ( 2n-1 1) 零只有一种表示零只有一种表示反码反码9 9 9 9二进制的原码、反码、补码表示二进制的原码、反码、补码表示正数的原码、反码、补码表示相同正数的原码、反码、补码表示相同负数的原码表示负数的原码表示：符号位为符号位为 1负数的反码表示：负数的反码表示： 符号位不变，其余在原码基础上按位

6、取反符号位不变，其余在原码基础上按位取反 在在 |D| 的原码基础上按位取反（包括符号位）的原码基础上按位取反（包括符号位）负数的补码表示：反码负数的补码表示：反码 + 1MSBMSB的权是的权是2n 1有符号数的表示有符号数的表示 ( 11010 ) ( 11010 )补补 = ( )= ( )10101010有符号数的表示有符号数的表示符号数特点：符号数特点：1. 1.对于正数，不同码制表达的数完全相同，符号位都为对于正数，不同码制表达的数完全相同，符号位都为0 0；2.2.对于负数，不同码制表达的数不同，但符号位都为对于负数，不同码制表达的数不同，但符号位都为1 1；3.3.对于零，原码

7、和反码各有两种表达形式，但补码只有一种对于零，原码和反码各有两种表达形式，但补码只有一种。由无符号数到符号数：由无符号数到符号数：1. 1.首先添加符号：在首先添加符号：在MSBMSB前添加一位；前添加一位；2.2.无符号数是正数，改为正符号数时，添加的符号位为无符号数是正数，改为正符号数时，添加的符号位为0 0。101011 11有符号数的表示有符号数的表示符号数改变符号：符号数改变符号：1.改变符号意味着符号数发生变化，相当于在原来的符号数改变符号意味着符号数发生变化，相当于在原来的符号数前面加一个负号（前面加一个负号（-）；）；2.符号数变化可以按三种表达方式（码制）变化：符号数变化可以

8、按三种表达方式（码制）变化： 原码表达原码表达：改变最高位（符号位）；改变最高位（符号位）； 反码表达反码表达：改变每一位；（取反）改变每一位；（取反） 补码表达补码表达：改变每一位，然后在最低位加改变每一位，然后在最低位加1；（取补）；（取补） 注意：取补操作忽略最高位的进位（保持位数不变）注意：取补操作忽略最高位的进位（保持位数不变）。11 111212有符号数的表示有符号数的表示不同表达方式之间的转换：不同表达方式之间的转换：1.对于正数，不同表达方式结果相同，直接改下标即可；对于正数，不同表达方式结果相同，直接改下标即可；2.对于负数，先按转换前的表达方式将其改为对应的正数，对于负数，

9、先按转换前的表达方式将其改为对应的正数，修改下标后，再按转换后的表达方式将其改为负数；修改下标后，再按转换后的表达方式将其改为负数； 符号数位数扩展的方式：符号数位数扩展的方式：1.原码表示：在符号位之后加原码表示：在符号位之后加0；2.补码与反码表示：在符号位之前增加与符号位相同的位补码与反码表示：在符号位之前增加与符号位相同的位。12121313有符号数的表示有符号数的表示例：已知例：已知 A2=1101，B原原=1101，C补补=1101，D反反=0111；写出；写出A、B、C、D和和-A、-B、 -C、-D各种码制的各种码制的8位符号数。位符号数。例：例：-3710=（ ）7位原码位原

10、码=（ ）8位补码位补码例：例：已知已知X补补=0111100， Y补补=1101110 ，求，求(X/2)补补码码， (Y/2)补补码码， (-X)补补码码， (-2Y)补补码码。131314141414加法：按普通二进制加法相加加法：按普通二进制加法相加减法：将减数求补，再相加减法：将减数求补，再相加溢出溢出对于二进制补码，加数的符号相同，和的符号对于二进制补码，加数的符号相同，和的符号与加数的符号不同。与加数的符号不同。对于无符号二进制数，若最高有效位上发生进对于无符号二进制数，若最高有效位上发生进位或借位，就表示结果超出范围。位或借位，就表示结果超出范围。二进制补码的加法和减法二进制补

11、码的加法和减法1515例：已知例：已知 A补补=010010，B补补=111011，计算，计算(A-B)补补， (-A+2B)8位补码位补码。例：已知例：已知 A=+(1011)2，B=-(1101)2，求，求(A+B)补补，(A B)补补。1515二进制补码的加法和减法二进制补码的加法和减法1616二进制编码二进制编码n位二进制串可以表达最多位二进制串可以表达最多2n种不同的对象；表达种不同的对象；表达m种不同对象至少需要种不同对象至少需要 多少多少位二进制数据串位二进制数据串？编码与数制的区别。编码与数制的区别。 在数制表达中，二进制串表达具体数量，可以比较大小，小在数制表达中，二进制串表

12、达具体数量，可以比较大小，小数点前的数点前的MSB和小数点后的和小数点后的LSB的的0通常可以去掉（有符号通常可以去掉（有符号数除外）；在码制表达中，二进制串表达的是对象的名称，数除外）；在码制表达中，二进制串表达的是对象的名称，不能比较大小，不能比较大小，MSB和和LSB的的0不能去掉不能去掉。1616mlogm22bb1717二进制编码二进制编码BCD码码 十进制数的二进制编码。十进制数的二进制编码。常用的：常用的：1）有权码：）有权码：8421，2421 对应关系对应关系？2）无权码：余）无权码：余3码码例：例： 93.810 = ?8421BCD= ?2421BCD= ?余余3码码 1

13、100100112=?8421BCD17171818二进制编码二进制编码格雷（格雷（GRAY）码）码特点：连续数值变化时码字（相邻码字）之间只有特点：连续数值变化时码字（相邻码字）之间只有1位不同，有利于减少误码。位不同，有利于减少误码。 由由n位二进制数（自然码）得到位二进制数（自然码）得到n位位Gray码的方法码的方法？由由n位位Gray码得到码得到n位二进制数（自然码）的方法？位二进制数（自然码）的方法？ 例：例：32510的十位的十位Gray码为码为 。 例：例： 3910 = ?GRAY 1110101GRAY = ?10 18181919二进制编码二进制编码奇偶校验码（可靠性编码）

14、奇偶校验码（可靠性编码）奇校验和偶校验的概念奇校验和偶校验的概念例：已知例：已知数据数据an-1 an-2 a1 a0 校验位校验位C 则奇校验时则奇校验时C=？ 偶校验时偶校验时C=？ 数据为数据为11001011，校验位，校验位C=？191920202020数字电路数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计2121逻辑代数中的运算逻辑代数中的运算1三种基本运算：与、或、非。 运算的优先顺序 例： ，当A=0，B=1，C=0时，求F的值。2复合逻辑运算（电路符号） 与非运算：

15、或非运算 与或非运算 异或运算（性质） 同或运算 CBAF )(2222逻辑代数中的定理逻辑代数中的定理1基本公式基本公式证明方法： 完全归纳法（穷举） 递归法例：证明：若例：证明：若 ，且，且 ，则有，则有 。 求满足下列方程组的所有解：求满足下列方程组的所有解： 2222GFF0FGGF CADBADCBBA2323逻辑代数中的定理逻辑代数中的定理1基本公式基本公式证明方法： 完全归纳法（穷举） 递归法 2异或、同或逻辑的公式异或、同或逻辑的公式偶数个变量的“异或”和“同或”互补。奇数个变量的“异或”和“同或”相等。多个常量异或时，起作用的是“1”的个数，有奇数个“1”，结果为“1”。多个

16、常量同或时，起作用的是“0”的个数，有偶数个“0”，结果为“1”。23232014个个“1”和和999个个“0”异或后再与异或后再与2013个个“0”同同或，结果是或，结果是 。24242424几点注意几点注意不存在变量的指数不存在变量的指数 AAA A3允许提取公因子允许提取公因子 AB+AC = A(B+C)没有定义除法没有定义除法 if AB=BC A=C ? 没有定义减法 if A+B=A+C B=C ?A=1, B=0, C=0AB=AC=0, ACA=1, B=0, C=1错！错！25252525一些特殊的关系一些特殊的关系吸收律吸收律X + XY = X X(X+Y) = X组合

17、律组合律XY + XY = X (X+Y)(X+Y) = X添加律（一致性定理）添加律（一致性定理）XY + XZ + YZ = XY + XZ(X+Y)(X+Z)(Y+Z) = (X+Y)(X+Z)2626逻辑代数中的基本规则逻辑代数中的基本规则2626代入定理： 在含有变量 X 的逻辑等式中，如果将式中所有出现 X 的地方都用另一个函数 F 来代替，则等式仍然成立。XY + XY = X(A+B)(A(B+C) + (A+B)(A(B+C) = (A+B)27272727反演规则：反演规则：与与或，或，0 1，变量取反，变量取反遵循原来的运算优先次序遵循原来的运算优先次序不属于单个变量上的

18、反号应保留不变不属于单个变量上的反号应保留不变对偶规则对偶规则与与或；或；0 1变换时不能破坏原来的运算顺序（优先级）变换时不能破坏原来的运算顺序（优先级）对偶原理对偶原理若两逻辑式相等，则它们的对偶式也相等若两逻辑式相等，则它们的对偶式也相等逻辑代数中的基本规则逻辑代数中的基本规则2828逻辑代数中的基本规则逻辑代数中的基本规则2828例：写出下面函数的对偶函数和反函数例：写出下面函数的对偶函数和反函数 F = ( A(B+C) + (C+D) )+AD正逻辑约定和负逻辑约定互为对偶关系正逻辑约定和负逻辑约定互为对偶关系例：例：某电路在正逻辑表示时实现逻辑函数某电路在正逻辑表示时实现逻辑函数

19、 AB+C，用负逻辑表示时，该电路实现的逻，用负逻辑表示时，该电路实现的逻辑函数为（辑函数为（ ）。）。2929逻辑函数的表示方法逻辑函数的表示方法一个逻辑函数可以有5种不同的表示方法：真值表、逻辑表达式、逻辑图、波形图和卡诺图。要求：能够进行相互转换。要求：能够进行相互转换。 比如：写出某逻辑函数的真值表； 画出某函数的逻辑电路图； 已知某电路的波形图，写出该电路的真值表；292930303030逻辑函数的标准表示法逻辑函数的标准表示法最小项最小项 n变量最小项是具有变量最小项是具有n个因子的标准乘积项个因子的标准乘积项n变量函数具有变量函数具有2n个最小项个最小项全体最小项之和为全体最小项

20、之和为1任意两个最小项的乘积为任意两个最小项的乘积为0ABCABCABCABCABCABCABCABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1AB C乘积项31313131逻辑函数的标准表示法逻辑函数的标准表示法最大项最大项 n变量最大项是具有变量最大项是具有n个因子的标准和项个因子的标准和项n变量函数具有变量函数具有2n个最大项个最大项全体最大项之积为全体最大项之积为0任意两个最大项的和为任意两个最大项的和为1A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+C0 0 00 0 10 1 00 1 11 0 01 0 11

21、1 01 1 1AB C求和项32323232ABCABCABCABCABCABCABCABC最 小 项m0m1m2m3m4m5m6m70 0 0 00 0 1 10 1 0 20 1 1 31 0 0 41 0 1 51 1 0 61 1 1 7ABC编号A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CM0M1M2M3M4M5M6M7最 大 项 例：四个变量可以构成例：四个变量可以构成( )个最小项，它们之和个最小项，它们之和是是( )。最小项。最小项m5和和m10相与的结果为（相与的结果为（ ）。最）。最大项大项M3和和M11相或的结果为（相或的结果为（ ）

22、。）。33333333最大项与最小项之间的关系最大项与最小项之间的关系11101001G0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0A B CF(ABC) = A+B+C(ABC) = A+B+C(ABC) = A+B+CMi = mi)6 , 5 , 3(,CBAF )7 , 4 , 2 , 1 , 0(,CBAF mi = Mi)6 , 5 , 3(,FGCBA 标号互补34343434最大项与最小项之间的关系最大项与最小项之间的关系、 Mi = mi ； mi = Mi ；、一个n变量函数，既可用最小项之和表示， 也可用

23、最大项之积表示。两者下标互补。、某逻辑函数 F，若用 P项最小项之和表示， 则其反函数 F 可用 P 项最大项之积表示， 两者标号完全一致。DCBAF,)14, 9 , 7 , 5 , 4 , 2(2例：写出下列函数的反函数和对偶函数：例：写出下列函数的反函数和对偶函数：3535逻辑函数的化简逻辑函数的化简什么是最简什么是最简 项数最少项数最少 每项中的变量数最少每项中的变量数最少卡诺图化简公式法化简3636公式法化简公式法化简并项法：并项法： 利用利用 AB+AB=A(B+B)=A吸收法：吸收法： 利用利用 A+AB=A(1+B)=A消项法：消项法： 利用利用 AB+AC+BC = AB+A

24、C消因子法：利用消因子法：利用 A+AB = A+B配项法：配项法： 利用利用 A+A=A A+A=13737公式法化简公式法化简证明：证明：n 2时，时，3737niiniinxxxxxxxx1113221.若：若：求求F=？ 0 0 0313132322121FxxFxxFxxFxxFxxFxx且且3838卡诺图化简卡诺图化简步骤：步骤：填写卡诺图填写卡诺图圈组：找出可以合并的最小项圈组：找出可以合并的最小项保证每个圈的范围尽可能大、圈数尽可能少保证每个圈的范围尽可能大、圈数尽可能少方格可重复使用，但不要重叠圈组方格可重复使用，但不要重叠圈组读图：写出化简后的各乘积项读图：写出化简后的各乘

25、积项消掉既能为消掉既能为0也能为也能为1的变量的变量保留始终为保留始终为0或始终为或始终为1的变量的变量积之和形式：积之和形式： 0 反变量反变量 1 原变量原变量思考：和之积形式？思考：和之积形式？3939最小积之和：圈最小积之和：圈1最小和之积：圈最小和之积：圈0；F取非后圈取非后圈1再取非。再取非。例：求例：求F1的最简与非的最简与非与非表达式与非表达式例：求例：求F2的最小和、完全和、最小积表达式的最小和、完全和、最小积表达式),()15,11,10, 8 , 2 , 0(2DCBAFZYXWF,)15, 41 , 11 , 8 , 6 , 5 , 4 , 1 , 0(1卡诺图化简卡诺

26、图化简例：已知例：已知F3，求，求F3、F3d的最小和表达式的最小和表达式ZYXWF,)15, 4113, 1110, 9 , 7 , 5 , 4 , 1 , 0(3，40404040对于一个逻辑函数，下列哪个说法是不正确的（对于一个逻辑函数，下列哪个说法是不正确的（ )。 a) 最小和逻辑表达式肯定唯一最小和逻辑表达式肯定唯一 b) 标准和逻辑表达式肯定唯一标准和逻辑表达式肯定唯一 c) 标准积逻辑表达式肯定唯一标准积逻辑表达式肯定唯一 d) 完全和逻辑表达式肯定唯一完全和逻辑表达式肯定唯一 卡诺图化简卡诺图化简对于一个逻辑函数，下列哪个说法是正确的（对于一个逻辑函数，下列哪个说法是正确的（

27、 )。 a) 最简表达式可能是和之积也可能是积之和形式最简表达式可能是和之积也可能是积之和形式 b) 最简表达式就是最简积之和表达式最简表达式就是最简积之和表达式 c) 最简表达式就是最简和之积表达式最简表达式就是最简和之积表达式 d) 最简积之和与最简和之积一样简单最简积之和与最简和之积一样简单4141逻辑函数的表达式逻辑函数的表达式逻辑函数的常见表达式逻辑函数的常见表达式4141转换方法？转换方法？4242非完全描述逻辑函数及其化简无关项无关项 约束项：不可能出现的取值组合所对应的最小项； 任意项：出现以后函数的值可任意规定的取值组合所对应的最小项； 无关项：约束项和任意项的统称。非完全描

28、述逻辑函数非完全描述逻辑函数 具有无关项的逻辑函数42424343 非完全表述逻辑函数的化简非完全表述逻辑函数的化简 无关项既可以作为无关项既可以作为“0”处理，也可以当作处理，也可以当作“1”处理处理 注意注意：卡诺图画圈时圈中不能全是无关项；不必为：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。圈无关项而画圈。例：例：F=AD+BCD+ABCD，输入约束条件，输入约束条件AB+AC=04343非完全描述逻辑函数及其化简4444逻辑代数逻辑代数4444CBBACBDCBAF )(化简：化简：解方程：解方程：0)(1) (32414321xxxxxxxx) () (BCDABCDACC

29、DDBDAY) (HGEFDC45454545数字电路数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计4646组合电路的分析组合电路的分析分析的目的：分析的目的：确定给定电路的逻辑功能确定给定电路的逻辑功能分析步骤：分析步骤：由输入到输出逐级写出逻辑函数表达式由输入到输出逐级写出逻辑函数表达式对输出逻辑函数表达式进行化简对输出逻辑函数表达式进行化简判断逻辑功能（列真值表或画波形图）判断逻辑功能（列真值表或画波形图）4747例：下图为一可控函数发生例：下图为一可控函数发生器，其中器，其中

30、C1、C2为控制端，为控制端，A、B为输入变量，为输入变量，F为输出为输出变量。变量。C1、C2的取值如表所的取值如表所示，完成此表。示，完成此表。C1C2F=f(A,B)00011011组合电路的分析组合电路的分析4848组合电路的设计组合电路的设计问题问题描述描述逻辑逻辑抽象抽象选定选定器件器件类型类型函数化简函数化简电路处理电路处理函数函数式变换式变换电路电路实现实现真值表真值表或或函数式函数式用门电路用门电路用用MSIMSI组合组合电路或电路或PLDPLD4949MSIMSI组合电路组合电路4949常用的中规模集成电路（MSI）编码器、译码器、多路复用器、比较器、加法器掌握基本功能，级

31、联的方法综合应用：利用基本MSI器件作为基本单元设计更复杂的组合逻辑电路5050举举 例例)15,12, 9 , 6()5 , 4 , 3 , 2 , 1 (),(dDCBAFEDCBAG,)23,21,19, 7 , 3 , 1 (用74x138实现EABCDEABCDECDABEBCDAECDBAF5151例：利用例：利用74x138和与非门设计一位全减器；写出各和与非门设计一位全减器；写出各输出函数的最小项之和表达式，画出电路连接图。输出函数的最小项之和表达式，画出电路连接图。 举举 例例1110111010011100101001100000110111100000BODBINYX 全

32、减器真值表全减器真值表 BINYXD,)7 , 4 , 2 , 1 (BINYXBO,)7 , 3 , 2 , 1 (5252S1 S0 Y0 00 11 01 1(A+B)(AB)A B(A B)功能表功能表设计函数发生器，其功能表如下：设计函数发生器，其功能表如下：S1 S0 A B Y0 0 0 00 0 0 1真值表真值表1 1、填写真值表、填写真值表2 2、选择器件、选择器件 用基本门电路实现用基本门电路实现 利用卡诺图化简利用卡诺图化简 用译码器实现用译码器实现 转换为最小项之和转换为最小项之和 用数据选择器实现用数据选择器实现3 3、电路处理、电路处理注意有效电平注意有效电平举举

33、 例例5353例例设设X、Z均为三位二进制数，均为三位二进制数，X为输入，为输入，Z为输为输出。要求二者之间有以下关系：出。要求二者之间有以下关系： 当当3 X 6时，时，Z=X+1; 当当X 6时，时，Z=3。用一片用一片38译码器译码器74x138和少量门实现该电路。和少量门实现该电路。举举 例例5454举举 例例用与非门实现下面电路：用与非门实现下面电路： 5555举举 例例八路数据选择器构成的电路如图所示，写出该八路数据选择器构成的电路如图所示，写出该电路的真值表及实现的逻辑函数表达式。电路的真值表及实现的逻辑函数表达式。 5656例：利用例：利用74x151实现逻辑函数实现逻辑函数：

34、ZYXWF,)14,13, 9 , 7 , 3 , 1 , 0(5757举举 例例例：设计一个将4位二进制数转换为8421BCD码的电路用门电路实现用加法器实现用加法器和比较器实现例：用4位加法器实现4位减法运算例：用4位加法器实现4位加/减法器57575858例：使用一片例：使用一片74LS8574LS85（比较器）、一片（比较器）、一片74LS28374LS283（加法器）和必要的门，设计一个电路，将加法器）和必要的门，设计一个电路，将2421BCD2421BCD码（码（X3X2X1X0X3X2X1X0）转换为余）转换为余3 3码（码（Y3Y2Y1Y0Y3Y2Y1Y0）。）。 十进制数24

35、21码余三码十进制数2421码余三码000000011510111000100010100611001001200100101711011010300110110811101011401000111911111100规律？规律？输入输入 4输入输入4输出输出=输入输入+0011输出输出=输入输入-0011加加/减法器减法器比较器输出AGTBOUT=0比较器输出AGTBOUT=1不用比较器可以实现吗不用比较器可以实现吗？5959分析，已知电路输入X=X1X0，输出Y=Y4Y3Y2Y1Y0，求X和Y的关系。5959举举 例例若若X为为2位二进制整位二进制整数数，要实现要实现Y=5X呢呢？若若X=X

36、3X2X1X0为为4位位二进制数二进制数，要，要实现实现Y=5X？6060实现两个实现两个BCDBCD码的加法运算码的加法运算思考：两个思考：两个BCD码与两个码与两个4位二进制数相加的区别位二进制数相加的区别 如果如果(X+Y)产生进位信号产生进位信号C 或或 在在 10101111 之间之间 需要进行需要进行修正修正 结果加结果加6利用利用 F 表示是否需要修正表示是否需要修正F = C + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0S1S0S3S200 01 11 1000011110111111F =

37、C + S3S2 +S3S16161相加相加判别判别修正修正A0 S0A1 S1A2 S2A3 S3B0B1B2B3C0 C474x283A0 S0A1 S1A2 S2A3 S3B0B1B2B3C0 C474x283X0X1X2X3Y0Y1Y2Y3F0F1F2F3CO实现两个实现两个BCDBCD码的加法运算码的加法运算 需要需要2个加法器，分别进行加法运算和修正个加法器，分别进行加法运算和修正 判别逻辑：判别逻辑： F = C + S3S2 +S3S1 电路组成电路组成F实现两个实现两个BCDBCD码的减法运算？码的减法运算？6262举举 例例例：试用加法器和必要的门，实现2位无符号二进制数相

38、乘。例：将2位8421BCD码转换成7位二进制码6262举举 例例已知已知A、B为为4位二进制数，位二进制数，A=A3A2A1A0，B=B3B2B1B0，试写出，试写出FAB，FA=B的逻辑表的逻辑表达式。表达式不要求化简。达式。表达式不要求化简。6363例：设计一个组合电路，它的输入是两个例：设计一个组合电路，它的输入是两个4 4位位无符号二进制整数无符号二进制整数X X和和Y Y，和一个控制信号，和一个控制信号S S。电路的输出是电路的输出是4 4位无符号二进制整数位无符号二进制整数Z Z。它们。它们之间的关系为：如果之间的关系为：如果S =0S =0，那么，那么Z=min(X,Y)Z=m

39、in(X,Y)；如果如果S=1S=1，那么，那么Z=max(X,Y)Z=max(X,Y)。举举 例例 试分析下面由试分析下面由4位二进制比较器位二进制比较器74x85构成的构成的电路的功能，说明电路的功能，说明Z1、Z2、Z3在什么输入情在什么输入情况下等于况下等于1。6464举举 例例用用4位二进制加法器位二进制加法器74x283和门电路设计一和门电路设计一个电路，将个电路，将4位余位余3码转换为码转换为4位格雷码。写位格雷码。写出设计过程，并画出电路连接图。出设计过程，并画出电路连接图。1) 用用4位加法器位加法器74x283将将4位余位余3码转换为码转换为4位位二进制码；二进制码；2)

40、用若干门电路将用若干门电路将4位二进制码转换为位二进制码转换为4位格雷位格雷码。码。65656666冒险产生原因：产生原因：静态冒险：静态冒险：静态1型冒险：或门输入端同时向相反方向变化，导致0尖峰。逻辑表达：A+A；静态0型冒险：与门输入端同时向相反方向变化，导致1尖峰。 逻辑表达：AA；判断方法：判断方法：（对与或结构电路中的静态1型冒险）卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险； 消除：消除： 对于相切边界，增加一致项（冗余项），消除相切现象；将上述相邻的最小项合并为新的“与项”，则可起到抑制冒险的作用；666667671) 写出

41、下面电路的逻辑表达式；写出下面电路的逻辑表达式；2）找出电路的所有静态冒险。）找出电路的所有静态冒险。按照逻辑式 实现的电路存在静态冒险，能够实现同样功能的无冒险电路对应的逻辑表达式为 。BCADCAF6868分析下列由一个一位全加器、分析下列由一个一位全加器、1个个2-4译码器以及与非译码器以及与非门构成的组合电路，写出输出信号门构成的组合电路，写出输出信号F(a,b,c)函数及函数及FD(a,b,c)的最大项列表形式。（的最大项列表形式。（2011年考研题）年考研题）答案：6969设计一个代码转化电路，实现如下要求：（2011年考研题）年考研题）（a）如果输入的4位二进制数A3A2A1A0

42、是有效5421BCD码，输出B3B2B1B0为对应的8421BCD码。试用4位全加器实现该功能。 (b) 如果输入的4位二进制数A3A2A1A0是无效5421BCD码，输出指示信号I=1,否则I=0。试用4位比较器实现该功能。 5421码编码方案十进制数5421BCD码十进制数5421BCD码00000510001000161001200107101030011810114010091100（a）当A3=0时，加0000；当A3=1时，减0011，即加1101； （b）当低三位大于100时，输出I=1。7070如图所示的组合电路由三个4位二进制加法器74x283和非门电路组成，输入信号为两个4

43、位二进制数B3B2B1B0和A3A2A1A0 。试完成：（共10分） 当最左侧74x283加法器输出Cout=0时，整个电路的输入输出关系；（4分） 当最左侧74x283加法器输出Cout=1时，整个电路的输入输出关系；（4分） 整个电路实现何种逻辑功能？（2分）7171求一个求一个n位二进制补码表示数的补数就是将其逐位求反再加位二进制补码表示数的补数就是将其逐位求反再加1，比如比如4位二进制数位二进制数0110的补数为的补数为1010，1101的补数为的补数为0011。构。构建一个电路，输入为建一个电路，输入为32位数位数A（a31a30a1a0），输出为其补），输出为其补数数B；该电路由；

44、该电路由16个相同的模块构成，每个模块完成个相同的模块构成，每个模块完成2位运算，位运算，电路的框图如图电路的框图如图2所示：所示：图图27272（1）写出图中每个模块的真值表。（它有三个输入A1、A0和CI，及三个输出B1、B0和CO）。（6分）（2）用一片3-8译码器74x138和三个与非门实现该模块。（6分） （3）假设74x138的延迟时间为40ns，与非门的延迟时间为15ns，计算每个模块的延迟时间以及整个电路总的延迟时间。（3分）73737373数字电路数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析

45、与设计、时序电路的分析与设计74747474时序逻辑电路的分析与设计时序逻辑电路的分析与设计 重点学习掌握：重点学习掌握：1）锁存器、触发器的区别；）锁存器、触发器的区别；2）S-R型、型、D型、型、J-K型、型、T型触发器的时序特性，功能表，型触发器的时序特性，功能表，特征方程表达式，不同触发器之间的相互转换；特征方程表达式，不同触发器之间的相互转换；3）触发器异步控制端的作用；）触发器异步控制端的作用；4）时钟同步状态机的模型图，状态机类型及基本分析方法）时钟同步状态机的模型图，状态机类型及基本分析方法和步骤，使用状态图表示状态机状态转换关系；和步骤，使用状态图表示状态机状态转换关系；5）

46、时钟同步状态机的设计：状态转换过程的建立，状态的）时钟同步状态机的设计：状态转换过程的建立，状态的化简与编码赋值、未用状态的处理化简与编码赋值、未用状态的处理风险最小方案和成风险最小方案和成本最小方案、使用状态转换表的设计方法、使用状态图的本最小方案、使用状态转换表的设计方法、使用状态图的设计方法。设计方法。75757575时序逻辑电路的分析与设计时序逻辑电路的分析与设计重点学习掌握：重点学习掌握：学习学习利用基本的逻辑门、时序元件利用基本的逻辑门、时序元件作为设计的基本元素作为设计的基本元素完成规定的时钟同步状态机电路的设计任务：完成规定的时钟同步状态机电路的设计任务：计数器、计数器、移位寄

47、存器、序列检测电路和序列发生器的设计移位寄存器、序列检测电路和序列发生器的设计；学习学习利用基本的逻辑门和已有的中规模集成电路利用基本的逻辑门和已有的中规模集成电路（MSI）时序功能器件作为设计的基本元素完成更为复杂的时序时序功能器件作为设计的基本元素完成更为复杂的时序逻辑电路设计的方法。逻辑电路设计的方法。7676时序逻辑电路的分析与设计时序逻辑电路的分析与设计例：根据电路完成时序图：例：根据电路完成时序图：7676RD77777777时序逻辑电路的分析与设计时序逻辑电路的分析与设计对于图示电路，其输出Z为（ ）。a) Q(t) b) x(t)Q(t) c) Q(t+1) d) x(t)78

48、787878状态图与状态表的相互转换；状态图与状态表的相互转换；例：列出对应的状态表（图中未标出输入条件的例：列出对应的状态表（图中未标出输入条件的表示状态不改变）表示状态不改变）时序逻辑电路的分析与设计时序逻辑电路的分析与设计79797979例：例：已知状态表，试作出相应的状态图；设电路的初已知状态表，试作出相应的状态图；设电路的初始状态为始状态为A，当输入当输入X=010111000（自左向右输入）时，自左向右输入）时，电路输出电路输出Z的序列。的序列。 S X01AB,0D,1BC,0B,1CB,1A,0DB,0C,0S*,Z时序逻辑电路的分析与设计时序逻辑电路的分析与设计8080时序逻

49、辑电路的分析与设计时序逻辑电路的分析与设计设下图中触发器的初态均为0，完成波形图。8080时序逻辑电路的分析与设计时序逻辑电路的分析与设计例：试画出下图电路在时钟例：试画出下图电路在时钟CLK的作用下的输的作用下的输出电压波形。（假设输出的初始值均为出电压波形。（假设输出的初始值均为0）81818282时钟同步状态机结构时钟同步状态机结构 下一下一 状态状态 逻辑逻辑 F 状态状态 存储器存储器 时钟时钟 输出输出 逻辑逻辑 G 输入输入输出输出 时钟时钟信号信号 激励激励 当前状态当前状态下一状态：下一状态：F（当前状态，输入）（当前状态，输入）输出：输出：G（当前状态，输入）（当前状态，输

50、入）组合组合电路电路状态存储器：由激励信号得到下一状态状态存储器：由激励信号得到下一状态激励方程激励方程驱动方程驱动方程输出方程输出方程转移方程转移方程8383时钟同步状态机分析时钟同步状态机分析基本步骤：基本步骤：确定下一状态函数确定下一状态函数F 和输出函数和输出函数G将将F代入触发器的特征方程得到下一状态代入触发器的特征方程得到下一状态Q*利用利用Q*、G构造状态构造状态/输出表输出表画出状态图、波形图（可选）画出状态图、波形图（可选）描述电路功能描述电路功能84848484时钟同步状态机分析时钟同步状态机分析 分析下图中的时钟同步状态机。分析下图中的时钟同步状态机。1、写出激励方程写出

51、激励方程、输出方程输出方程、转移表转移表，以及状态以及状态/输出表输出表（状态状态Q1Q2=0011使用状态名使用状态名AD）。）。2、假设机器的起始状态为假设机器的起始状态为00，请写出当输入，请写出当输入X=110010001时时的输出序列的输出序列Z。85858585试分析下图所示电路的逻辑功能。试分析下图所示电路的逻辑功能。1.求出电路的激励方程，输出方程；求出电路的激励方程，输出方程； 2.建立转换建立转换/输出表和状态输出表和状态/输出表，用输出表，用S0,S1,S2,S3表示表示Q2Q1=00,01,10,11。86868686 用用D D触发器设计一个时钟同步状态机，它的状态触

52、发器设计一个时钟同步状态机，它的状态/ /输输出表如下表所示。使用两个状态变量（出表如下表所示。使用两个状态变量（Q1Q1和和Q2Q2），），状态赋值为状态赋值为A=00A=00，B=11B=11，C=10C=10，D=01D=01。写出转换写出转换表、激励方程式和输出方程式，画出电路图。表、激励方程式和输出方程式，画出电路图。 SX01AB，1C，0BD，0A，0CB，1C，1DD，1A，0 S*，Z时钟同步状态机设计时钟同步状态机设计87878787计数器：计数器：例：在某计数器的输出端观察到下图所示的波形，试例：在某计数器的输出端观察到下图所示的波形，试确定该计数器的模。确定该计数器的模

53、。 某自然二进制加法计数器，其模为某自然二进制加法计数器，其模为1616，初始状态为，初始状态为00000000，则经过，则经过20082008个有效计数脉冲后，计数器的状态个有效计数脉冲后，计数器的状态为（为（ ）。）。(a) 0110 (b) 0111 (c) 1000 (d)1001 (a) 0110 (b) 0111 (c) 1000 (d)1001 88888888计数器的设计计数器的设计1）用触发器构造；）用触发器构造；试用正边沿触发试用正边沿触发D触发器及门电路设计一个触发器及门电路设计一个3位格雷位格雷码计数器。码计数器。一个状态转换为一个状态转换为024130的模的模5同步同

54、步计数器计数器用用JK触发器设计一个同步计数器电路。触发器设计一个同步计数器电路。X=0时为时为M=5的加法计数器，状态为的加法计数器，状态为0，1，2，3，4。当。当X=1时为时为M=5的减法计数器，状态为的减法计数器，状态为7，6，5，4，3。计数器：计数器：89894 4位二进制计数器位二进制计数器7474x163x16374x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持, ,RCO=0计数计数CLR_L LD_L ENP ENT0111 0 1 0 1 174x161异步清零异步清零计数器：计数器：2 2）用计数器芯片实现。）用

55、计数器芯片实现。90909090计数器：计数器：2 2）用计数器芯片实现。）用计数器芯片实现。1. 用74x163和必要的门电路设计一BCD余三码计数器。 2. 设用74x161设计循环顺序为0，1，2，3，4，5，10，11，12，13，14，15，0，1，的模为12的计数电路。考察自启动性思考：若改为设计循环顺序为0，1，2，3，4，5，10，11，12，13，0，1，的模为10的计数电路呢？91919191 例：下图是可变进制计数器。其中的例：下图是可变进制计数器。其中的7474x161x161为异步清零，同为异步清零，同步计数的十六进制计数器。步计数的十六进制计数器。 1 1）写出）写

56、出Y Y的表达式；的表达式； 2 2）试分析当控制变量）试分析当控制变量A A为为1 1和和0 0时电路各为几进制计数器，写时电路各为几进制计数器，写出计数顺序。出计数顺序。计数器：计数器：9292分析下面电路的模为多少？分析下面电路的模为多少？ CLKCLRLDENPENTA QAB QBC QCD QD RCO74x16301+5VCLOCK模模12计数器计数器QD：12分频分频占空比占空比5093939393移位寄存器计数器移位寄存器计数器D0 = F ( Q0 , Q1 , , Qn-1 )反反 馈馈 逻逻 辑辑D Q CK QD Q CK QD Q CK QD Q CK QCLKFF

57、0FF1FF2FF3一般结构：一般结构：94949494计数器：计数器：用移位寄存器实现。用移位寄存器实现。环形、扭环形。环形、扭环形。要实现一个模为要实现一个模为8 8的计数器，至少需要（的计数器，至少需要（ ）个触发器；）个触发器；若用环形计数器实现，需要（若用环形计数器实现，需要（ ）位移位寄存器，或用）位移位寄存器，或用（ ）位移位寄存器构成的扭环形计数器实现。）位移位寄存器构成的扭环形计数器实现。n n个触发器构成的最大长度线性移位寄存器型计数器个触发器构成的最大长度线性移位寄存器型计数器（LFSRLFSR），其计数长度为（），其计数长度为（ ）。）。4 4位扭环形计数器（初始状态为

58、位扭环形计数器（初始状态为00000000）的输入端时钟频率为）的输入端时钟频率为16kHz16kHz，其输出端信号的频率为，其输出端信号的频率为 ( ) ( )，占空比为，占空比为 ( ) ( )。9595例：用2片74x74（含4个D触发器）设计以下电路：1）异步二进制加法计数器；2）在1）的基础上用清0法构成模12的加法计数器。3）异步二进制减法计数器；4）在3）的基础上用置数法构成模10的计数器。9595计数器：计数器：96969696序列检测器：序列检测器：试画出试画出1101序列检测器的状态图或状态表。（可重叠，不序列检测器的状态图或状态表。（可重叠，不可重叠）可重叠）设计一个同步

59、时序电路，该电路具有一个输入和一个输出。设计一个同步时序电路，该电路具有一个输入和一个输出。每输入每输入4位码后，电路返回到初始状态；在这位码后，电路返回到初始状态；在这4位输入码中，位输入码中，当且仅当其为当且仅当其为1100时，输出为时，输出为1，否则，输出为，否则，输出为0。试拟出。试拟出原始状态表。（原始状态表。（8421BCD码检测器？）码检测器？）设计一个序列检测器，完成下面功能：当连续输入的设计一个序列检测器，完成下面功能：当连续输入的5位数位数据中前据中前3位为位为101，且包含，且包含1的个数大于等于的个数大于等于3时，输出为时，输出为1；否则输出为否则输出为0。试写出。试写

60、出Mealy型最简状态转换图（表）。型最简状态转换图（表）。97979797序列检测器：序列检测器：例：设计一个同步时序电路，该电路具有两个输入例：设计一个同步时序电路，该电路具有两个输入X X、Y Y和和一个输出一个输出Z Z。在连续两个或两个以上的时钟脉冲作用期间，。在连续两个或两个以上的时钟脉冲作用期间，若输入若输入X X、Y Y保持不变并且取值相异时，输出保持不变并且取值相异时，输出Z=1Z=1；否则，；否则，输出输出Z=0Z=0。试列出原始状态表和最简状态表。试列出原始状态表和最简状态表。利用利用D D触发器构成移位寄存器，加上必要门电路设计一个序触发器构成移位寄存器，加上必要门电路