电源完整性设计

1、电源完整性设计重视电源噪声问题 （1）芯片的集成度越来越大，芯片内部晶体管数量也越来越大；晶体管组成内部的门电路 组合逻辑 延迟线 状态机及其它逻辑。 （2）芯片外部电源引脚提供给内部晶体管一个公共的电源节点，当晶体管状态转换时必然引起电源噪声在芯片内部传递。 （3）内部晶体管工作需要内核时钟或是外部时钟同步，但是由于内部延迟及各个晶体管不可能严格同步，造成部分晶体管完成状态转换，另一部分可能处于转换状态，这样一来处于高电平门电路的电源噪声会传到其它门电路的输入部分。噪声余量计算 （1）芯片的datasheet会给一个规范值，通常是5%；要考虑到稳压芯片直流输出误差，一般是+/_2.5%，因此

2、电源噪声峰值幅度不超过+/_2.5%。 （2）如芯片的工作电压范围是3.133.47，稳压芯片标出输出电压是3.3V，安装在电路板后的输出电压是3.36V。容许的电压的变化范围是3.47-3.36=110mv。稳压芯片输出精度是+/_1%，及3.36* +/_1%=+/_33.6mv。电源噪声余量为110-33.6=76.4mv。计算电源噪声要注意五点 （1）稳压芯片的输出的精确值是多少。 （2）工作环境的是否是稳压芯片所推荐的环境。 （3）负载情况是怎么样，这对稳压芯片输出也有影响。 （4）电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射窜扰等信号完整性问题也会在信号上

3、叠加，因此不能把所有噪声余量留给电源系统。 （5）不同的电压等级对电源噪声要求也不样，电压越小噪声余量越小。模拟电路对电源要求更高，电源噪声来源 （1）稳压芯片输出的电压不是恒定的，会有一定的纹波。 （2）稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源响应的频率一般在200Khz以内，能做正确的响应，超过了这个频率则在电源的输出短引脚处出现电压跌落。 （3）负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。电容退耦二种解释电容退耦是解决电源噪声的主要方法。这种方法对提高瞬态电流的响应速度，降低电源分配系统的阻抗都非常有效。一种解释是储能，当负载发生瞬态电流变化时，电源不能即时满足负载

4、的瞬态电流的要求，可根据公式I=Cdv/dt，此时电容二端存在电压的变化，电容开始放电，及时提供负载电流。一种解释是阻抗，把负载芯片拿掉，从AB二点向左看去，稳压电源及电容可以看出一个复合电源系统，不能AB二点负载电流如何变化，都保证AB二点电压稳定及AB二点电压变化很小，可根据公式V=Z *I。实际电容的特性 实际的电容存在奇生电感与等效窜联电阻。 R=esr +1/j2fc +j2fl 等效窜联电感无法消除，只要存在引线就会有寄生电感。等效窜联电阻也是存在的，因为制作电容的材料不是超导体。当频率很低时， j2fl远小于1/j2fc，整个电容器呈现电容性；当频率很高时， j2fl大于1/j2

5、fc，整个电容器呈现电感性；当j2fl等于1/j2fc，整个电容器呈现纯电阻特性，阻抗最小，及称为谐振点。电容安装的谐振频率电容被安装电路板后会增加一些额外的寄生电感参数，从而引起谐振频率的偏离。过孔的寄生电感公式L=5.08hln(4h/d)+1,L是过孔的寄生电感nH，h过孔的长度，d过孔的直径；设过孔的长度63mil，直径为8mil，可得L=5.08*0.063ln(4*0.063/0.008)+1=1.4242nH。假设一个0805封装0.01uf电容，本身ESL=0.6nH，安装后增加的寄生电感为1.5nH；安装前的谐振频率是f= =64.975Mhz安装后的谐振频率f = =34.

6、73Mhz。安装电感对电容特性影响很大，应尽量减小。电源系统去耦设计电源系统的去耦设计的一个原则，就是在感兴趣的频率范围内，使整个电源分配系统的阻抗最低。其方法是用去耦电容，那么用多大的电容能满足要求？如何确定这个值？选择那些电容值？放多少电容？如何安放在电路板上？电容放置距离有什么要求？目标阻抗 目标阻抗是电源系统的瞬态阻抗，对快速变化的电流的表现出来的一种特性阻抗。目标阻抗喝一定宽度的频率有关，在感兴趣的频率范围内，电源阻抗都不能超过这个值。 目标阻抗公式： ,其中vdd为要进行的 去耦的电源电压，ripple为允许的电压波动范围，典型值为2.5%，Imax为负载芯片最大瞬态电流变化量。计

7、算电容量 有二种方法确定所需的电容量。一种方法是用电源驱动负载来计算电容量。此方法没有考虑ESR与ESL，因此不是很精确，对理解电容量的选择有好处。 第二种方法就是利用目标阻抗来计算总电容量，这是业界通用的方法，得到广范的应用。用这种方法计算电容量，然后在局部微调，达到很好的效果。用电源驱动负载计算电容量 设负载（容性）为30pf，要在2ns内从0V驱动到3.3V，瞬态电流为I=Cdv/dt=30*(3.3/2)=49.5mA，若有36个这样的负载需要驱动，则瞬态电流为36*49.5mA=1.782A。假设容许电压波动为：3.3*2.5%=82.5mV，则所需电容量为C=I*dt/dv=1.7

8、82A*2ns/0.0825v=43.2nf。 所加的电容实际上为抑制电压纹波的储能元件，该电容必须在2ns内为负载提供1.782A的电流，同时电压下降也不能超过82.5mV。目标阻抗计算电容量 为了清楚说明电容量的计算方法，用一个例子来说明。要去耦的电压为1.2V，容许电压波动为2.5%，最大瞬态电流为600mA。 （一）计算目标阻抗： （二）确定稳压电源的频率响应范围，通常和电源芯片有关，一般是DC100khz。在100khz以下时，电源芯片很好的对瞬态电流做出反应，高与100khz时，表现为很高的阻抗，若没有外加电容，电源波动将超过允许的2.5%。 （三）计算Bulk电容量 当频率处于谐

9、振点以下时，电容的阻抗可近似表示为Zc=1/2f。当频率f越高，阻抗越小，频率f越低，阻抗越大。在感兴趣的范围内，电容的最大阻抗不能超过目标阻抗。因此使用100K计算（电容起作用的频率范围内最低频率，对应的电容最高阻抗） （四）计算Bulk电容的最高有效频率 当频率处于谐振点以上时，电容的阻抗可近似表示为： 当频率f越高，阻抗越大蛋不要超过目标阻抗。假设ESL=5nH，则最高有效频率为： ，这样 大的电容能把电源阻抗在100khz到1.6Mhz之间控制在目标阻抗下。当频率高于1.6Mhz时，还需要额外的电容来控制电源的系统阻抗。（五）计算频率高于1.6M时所需的电容量若电源在500M以下都能满

10、足波动要求，则必须控制电容的寄生电感量，及 ，因此：若0402封装陶瓷电容，寄生电感为0.4nh，安装电路板过孔的寄生电感为0.6nh，则总的寄生电感为1nh，为了满足电感不大于0.016nh，则需要电容为个数为1/0.016=62.5，因此需要63个。为了在1.6M处阻抗小于目标阻抗，则需要电容量为因此每个电容量为1.9894/63=0.0316uf。综述上面，对于这个系统需要1个31.831uf大电容和63个0.0316uf小电容即可。相同电容值并联 很多相同的电容值并联有效的减小阻抗，63个0.0316uf小电容（每个电容ESL为1nh）并联效果相当等于一个具有0.016nh的1.989

11、4uf的电容。 单个电容与多个并联电容阻抗特性图不同容值电容并联与反谐振容值不同据有不同的谐振点。左边谐振点之前，二个电容呈电容性，右边谐振点之后，二个电容呈电感性。在交叉点 处，左边曲线的电容呈电感性，右边曲线呈电容性，此时相当与LC并联电路，对于并联电路来说，当L与C的电抗相等时，发生并联谐振，此谐振称为反谐振。不同电容并联后阻抗曲线不同电容并联，其阻抗曲线底部要不单个电容要平坦的多（虽然存在一个反谐振点，有个阻抗尖峰），因而更能有效的在很宽的频率范围内减小阻抗。在反谐振点处，并联电容的阻抗无限大，反谐振现象是使用并联去耦不足之处。因此在并联电容去耦电路中，应尽量减小反谐振点阻抗，合理选择

12、电容。ESR对反谐振点影响 反谐振给电源去耦带来麻烦，但是存在ESR，反谐振地处阻抗并没有无限大，可以通过公式算出反谐振阻抗为 其中X为反谐振点处的阻抗虚部，因此就 有办法控制并联去耦电容的反谐振点阻抗，等效窜联电阻使整个电源系统趋于平坦。怎样合理选择电容 选择电容组合，通常用钽电容或电解电容进行板级低频去耦，最好用几个或多个电容并联减小等效窜联电感。这二种电容的Q值低，频率选择性不强，适合板级滤波。 高频电容的选择，需要分频段计算，一般分34个就可以了，容值的等级间隔为10倍左右，以此整个频段内减减小目标阻抗，使之趋于平坦，及有效的控制反谐振点阻抗。用一个电容组合的例子。这个组合使用的电容为

13、：2个680uf钽电容，7个2.2uf陶瓷电容（0805封装），13个0.22uf陶瓷电容（0603封装），26个0.022uf陶瓷电容（0402）。图中上部平坦的曲线是680uf电容的阻抗曲线，其它三个容值的曲线为为图中三个V字曲线，从左到右2.2uf 0.22uf 0.022uf。总的阻抗曲线为底部粗包路线。这个组合实现了在500K到150M范围内保持阻抗在33毫欧以下，到500M处，阻抗上升到110毫欧，从图中看反谐振点控制的很低。电容的去耦半径电容去耦的半径是一个重要的问题，若电容摆放的位置离芯片过远，则失去去耦作用。特定的电容，对于它自谐振频率相同的噪声补偿效果最好，以这个频率来衡量

14、相位关系。设谐波频率为f，对应波长为 ，补偿电流表达式可表示为： 其中A为电流幅度，R是需要补偿的区域到电容的距离，C为信号的传播速度。当扰动区到的电容的距离达到/4，补偿电流的相位为，和噪声相位刚好相差180度，及完全相反，失去去耦作用。因此要求噪声源距离电容要远远小于/4，实际应用中最好控制在/40 /50，这是一般经验数据。例如：0.001uf的陶瓷电容，安装在电路班上后的寄生电感为1.6nh，其安装后的谐振频率为125.8Mhz，谐振周期为7.95ns，若信号传播速度为166ps/英寸，则波长为47.9英寸，电容的去耦半径为47.9/50=0958英寸，大约2.4cm。因此只对它周围2.4cm内电源噪声进行补偿。电容安装方法（1）电容的摆放容值小的电容，有最高的谐振频率，去耦半径小，因此放芯片近一点，容值大的电容，其谐振频率低，去耦半径大，可以稍远一点，电容的等级大致遵循10倍关系，以此在有效频段出现低阻抗通道。电容的安装安装电容时，要从焊盘拉出一下段引线通过过孔和电源平面连接，接地段也一样。则电容的电流回路是：电源平面过孔引出线焊盘电容焊盘引出线过孔低平面。 放置过孔的基本原则就是让这一环路面积最小，减小寄生电感。下图显示几种安装方法。