混凝土裂纹检测仪设计

1、机械工程测试技术课程设计混凝土裂纹检测仪设计院系（部所）：专 业：机械设计制造及其自动化完成日期：摘 要随着建筑物质量问题的日渐严重，针对混凝土裂纹的检测设备越来越显得必要。传统的一些检测方法存在着种种问题，如测量不方便和精度不高等。本文就是在这样的情况下，提出一种针对混凝土裂纹的数字式的测量方法。以先进的数字信号处理器TMS320C6201为核心处理单元，再加上采集模块和液晶输出模块，构成整个系统。并采用一种新型的边缘检测算法对混凝土裂纹图象进行处理，从而可以得到比较准确的结果。整个系统可以实现方便，快速，准确的检测建筑物混凝土裂纹，有很高的实用价值。本论文主要工作如下： 1.分析了建筑物混

2、凝土裂纹的测量方法和意义，提出了数字式混凝土裂纹检测仪的整体设计思路和方案。 2.利用CMOS图象传感器的特点，并采用CPLD技术设计内部逻辑功能，成功的完成基于EPP并口模式的CMOS图象传感器的图象采集实验。 3.数字式混凝土裂纹检测仪的硬件电路设计。包括图象采集电路，图象缓存电路，图象存储电路，DSP自举电路以及DSP周边电路的设计。 4.数字式混凝土裂纹检测仪显示单元的研究与设计。液晶显示电路实现了混凝土裂纹图象的方便、直观的输出。 5.针对混凝土裂纹图象预处理算法的初步研究和实现。通过将对称指数滤波器(ISEF)算法与边过程算法有机结合的方法，有效的提取混凝土裂纹的边缘。本论文的主要

3、创新点是： 1.针对建筑物混凝土裂纹的测量提出了一种数字式的测量方法。 2.COMS图象传感器直接用于图象测量的应用。 3.针对建筑物混凝土裂纹图象的算法研究，将对称指数滤波器(ISEF)算法与边过程算法有机结合，有效的提取混凝土裂纹的边缘。【关键词】混凝土裂纹，CMOS图象传感器，并口EPP，DSP，边缘检测AbstractThe device which can be used to detect the crack of concrete in building is mole important now because the quality of the building is be

4、coming worse.With the old detecting means,these is many problems like discornmodiousness and low precision.In this thesis,the purpose is to design a digital method to detect the crack of concrete in building.The whole system is composed of the collecting unit,the processing unit and the output unit.

5、The processing unit is based on the digital signal processor TMS320C6201.By combing infinite symmetric exponential filter and contour process algorithm,the crack of concrete of the building can be extracted efficiently.The completed work in this thesis：1.A new digital way to detect the crack of conc

6、rete in building is purposed in this thesis by analyzing the means and the sense of detecting the crack of concrete in building.2.Finished the experiment of transmitting the image data from the COMS image sensor to the EPP of the computer,including the technology of CPLD.3.The circuit of the crack o

7、f concrete detecting device has been designed,including the image collection,the image buffer,the image storage,the boot load circuit and the peripheral circuit of the DSE4.Finisheddesigning the display unit of the digital crack of concrete detecting device.5.For detecting the crack of concrete cont

8、our,a new algorithm is put forward to pretreat the crack of concrete by combing infinite syrmnetric exponential filter and contour process algorithm.The innovation work ln this thesis：1.A new digital way to detecting the crack of concrete in building has been put forward.The CMOS image sensor has be

9、en applied to collect the image in the system.3.A new algorithm is put forward to pretreat the crack of concrete by combing infinite symmetric exponential filter and contour process algorithm.【Keywords】the crack of concrete ,CMOS,EPP,DSP,contour detecting目录第1章 绪论11.1本论文的研究目的和背景11.2本文的主要工作2第2章 CMOS图象

10、传感器及其应用实验42.1 CMOS图象传感器OV8610原理42.1.1 COMS图象传感器OV8610的结构和特点42.1.2 COMS图象传感器OV8610的控制52.2基于EPP方式的图象采集方案62.2.1采集方案的设定62.2.2内部逻辑功能的CPLD的实现72.3基于EPP方式的图象采集实验9第3章 数字式混凝土裂纹测量仪系统的方案设计103.1系统组成103.2辅助单元设计123.2.1光学成像系统123.2.2照明系统133.2.3显示133.2.4交互控制133.3 TMS320C6201的基本特点143.3.1 TMS320C6201的体系结构143.3.2存储器153.

11、3.3片内集成外设153.4外部存储器接口EMIF的设计183.4.1采用SDRAM作为外接存储器183.4.2采用8位FLASHROM固化程序和实现自举193.4.3采用FIFO作为图象数据的输入缓冲器203.5通信与控制213.5.1多通道缓冲串I=1 McBSP(Multi-channel Buffered Serial Port)213.5.2定时器213.5.3中断控制213.5.4主机接口223.5.5 DMA控制器的控制223.5.6时钟与电源管理223.5.7复位及JTAG接口233.6各空间时序的确定233.6.1 CE0和CE2空间时序的确定233.6.2 CEl空间时序的

12、确定24第4章 显示单元的设计314.1显示单元的硬件构成314.1.1液晶显示模块314.1.2液晶显示控制器324.2显示单元的控制35总 结39参考文献40致 谢41第1章 绪论1.1本论文的研究目的和背景近年来，建筑结构构件上的混凝土裂纹大量出现，可以说量大面广。所谓面大是指其出现的比例比较高，有相当数量的建筑混凝土结构存在着混凝土裂纹问题。所谓面广是该类问题在全国各地都可看到。建设部和中国消费者协会每年都要受理大量这类问题的投诉。在国家建设工程质量监督检验中心每年承接的检验鉴定工作中，结构构件混凝土裂纹问题及涉及该类问题的项目所占的比例相当大，超过每年检测鉴定项目总数的12。对这样量

13、大面广的问题理应引起广大工程技术人员的高度重视。由于混凝土的组成材料、结构体系、结构构造和受力状态的不同，以及约束条件和所受外界影响的差异，致使混凝土产生混凝土裂纹的原因较为复杂，因而对结构性能的影响也各不相同，总的来说，建筑结构及构件的混凝土裂纹可以分成以下几类：荷载(特别是重力荷载)造成的混凝土裂纹；结构、构件变形所造成的混凝土裂纹；施工不当造成的混凝土裂纹；与耐久性性能相关的混凝土裂纹。在上述几种混凝土裂纹中，构件变形所造成的混凝土裂纹数量最多。应当承认，大多数结构构件的变形混凝土裂纹对结构的安全性并没有明显的影响，也就是对构件的承载能力没有明显的影响。但是建筑结构不仅要保证安全性，还要

14、保证适用性和耐久性。混凝土裂纹的存在，会使使用户产生不安全感，墙体混凝土裂纹给用户造成的心理负担是非常大的。再者，结构构件上的混凝土裂纹可引发社会的不安定。对裂缝问题处理不好会引起住户和有关部门的对立情绪，因其而引起的静坐示威、上访、告状已不是少数。在广播电台播发的房屋质量问题和电视台爆光的新闻中，多数都是混凝土裂纹问题。混凝土裂纹问题属于工程质量问题!原因在，其一，混凝土裂纹是有关设计规范要求避免出现的。其二，现行的施工验收规范中没有允许构件出现混凝土裂纹的条款。其三，没有人愿意购买带有墙体混凝土裂纹的房子。从另外一个角度来看，混凝土裂纹问题也反映了建筑业的技术水平问题。建筑结构和构件出现混

15、凝土裂纹给结构造成一定的损伤，影响建筑物的正常使用，有些混凝土裂纹则危及结构的安全，甚至造成建筑物的严重破坏和倒塌。 对于混凝土裂纹造成经济上的影响，对出现混凝土裂纹的建筑物结构构件进行翻修和修补将会投入巨额费用。美国一些专家预计，光在国内每年修补和翻修现有基础设施的费用以10亿美元计。可见，混凝土裂纹问题不仅是个有关社会安定的巨大社会问题，也是相关于工程灾变行为与健康状态监测的技术问题。对出现的混凝土裂纹进行准确识别、定位，是进而修正结构模型、进行灾变预防，准确评定结构物健康状态的基础。如果对混凝土裂纹不能及时发现，或者发现后测量数据不够周全、不够准确，对数据的记录不够详细有效，那根本就谈不

16、上如何去解决问题。但是国内目前的对于结构混凝土裂纹的检测方法，至今也没有数字化的检测和分析专用设备。还是通过人眼目视或使用简单的的仪器如读数放大镜来进行估测。依然停留在手工状态上。检测工作只是通过目测来对比裂缝和显微镜上的刻痕宽度，人为判断其宽度，并且人工在纸上划出形状，不仅不科学，也不够准确。以此数据而提出的检测报告在客观性、准确性和权威性方面也存在着相当的缺陷。并且检测手段的原始使得检测工作劳动强度高，测量精度低。效率低下。并且，电子化、数字化的测量数据结果对于当今重大工程整体结构安全健康状态的长期自动监测是不可豁缺的。而这一点正是现在检测技术的瓶颈之一。建筑业和建筑质量检测部门迫切需要客

17、观、准确、快速的数字化建筑物混凝土裂纹检测分析手段。本课题的提出。目标是研制成功一套便携式一体化全自动结构物混凝土裂纹检测分析仪及数字化混凝土裂纹分析方法，只要把此仪器的测头放嚣在被测物体的表面，就可以把混凝土裂纹的形状、走向、各区域最大宽度等相关信息信息化、数字化的显示出来，并可以全自动的完成数字电子化的显示、记录和输出。对被测的裂纹进行数字化建模后用计算机技术进行进一步分析，以准确判断工程结构构件的损伤程度。减轻了检测工作的劳动强度，提高了测量效率、水平和精度，保证了检测工作的客观性和权威性。技术进步将给建筑质量提高和检验监督工作水平的带来相当的益处。本项目的学术特点和创新之处在于，对于当

18、今建筑领域急切需要研究解决的结构构件混凝土裂纹问题，提出了测量数据数字化处理的新技术，并且研制一种可以准确测量混凝土裂纹相关指标的便携式自动化仪器设备，并自主开发一套裂缝识别与分析软件，为进行工程安全性监控研究的进行提供全面准确的监测数据，判断构件的安全程度，预示危险构件和危险荷载，为网络系统化进行结构安全性的评估和重大事故的预警提供了保证。1.2本文的主要工作本文在分析当前建筑行业存在的质量问题的背景前提下，考虑了一种针对建筑物混凝土裂纹的的数字式的测量方法，本文所做的工作如下： 1.分析了建筑物混凝土裂纹的测量方法和意义，提出了数字式混凝土裂纹检测仪的整体设计思路和方案。 2.CMOS图象

19、传感器及其应用实验。利用CMOS图象传感器的特点，并采用CPLD技术设计内部逻辑功能，成功的完成基于CMOS图象传感器的图象采集实验。 3.数字式混凝土裂纹检测仪的硬件电路设计。充分的考虑整体方案，并在充分熟悉高性能的DSP等新器件的知识、了解其性能的基础上完成了以高性能的DSP为核心单元的混凝土裂纹检测仪的整体的硬件电路的设计。 4.数字式混凝土裂纹检测仪显示单元的研究与设计。液晶显示的输出方式可以实现图象直观、方便的显示，利用液晶显示控制器完成液晶显示模块与DSP之间的连接与控制。5.针对混凝土裂纹图缳的预处理算法的初步研究和实现。考虑建筑物混凝土裂纹图象的具体的特点，在分析传统的图象处理

20、算法的基础上。通过将对称指数滤波器(ISEF)算法与边过程算法有机结合的方法，有效的提取混凝土裂纹的边缘，实现了初步的效果。通过本课题的研究，对当今极大困扰建筑技术人员的混凝土裂纹问题的监测、分析，并对重大建筑物的健康状态进行准确评估和灾变预警的问题给出一个崭新的解决方案，这项新技术的研究对提高整体建筑行业的技术水平，对于整个社会的进步都将发挥重要作用。同时，该项技术的研究.对于建筑质量的准确验收和在建项目的跟踪监测及已建工程质量纠纷的准确技术鉴定都提供了一个便捷准确权威的检测技术和手段，将对启动住宅消费、减少纠纷，保持社会安定发挥一定的作用，办具有明显的社会效益前景。第2章 CMOS图象传感

21、器及其应用实验基于CMOS图象传感器的图象采集是整个系统的重要的组成部分，完成图象采集的功能，对系统的设计有很重要的实际意义。CMOS图像传感器是近几年发展较快的新型图像传感器，由于采用了CMOS技术，因此可以将像素列阵与外围支持电路集成在同一芯片上。实际上，CMOS图像传感器是一个较完整的图像系统，通常包括：一个图像传感器核心、单一时钟、所有的时序逻辑、可编程功能和模数转换器。与CCD相比，CCD摄像芯片相比，COMS摄像芯片将图像传感单元与扫描电路、全电视信号产生电路、信号放大电路、驱动电路、自动曝光控制电路、AD转换电路以及彩色平衡计算电路等集成在一块芯片上，采用超大规模CM OS集成电

22、路制作，具有集成度高、功能强、体积小、成本低、性能稳定等优点制。2.1 CMOS图象传感器OV8610原理2.1.1 COMS图象传感器OV8610的结构和特点OV8610是美国Omnivision公司的单片cMOS摄像芯片，其图象矩阵为800×600象素，象索尺寸6.2×6.2um，输出数据格式为8位和16位的视频数据，并完全符合CCIR601656规范，0V8610把所有的摄像机的功能同图象传感器阵列集成在同一芯片上，标准的摄像机功能包括自动增益控制(AGC)，自动曝光控制(AEC)，自动白平衡(AWB)，伽玛校正，背景光补偿等，所有的彩色矩阵处理功能也集成在芯片上。O

23、V8610的结构框图如图21所示，由图中可以看出，OV8610图象传感器组成结构包括一个824×615的象素阵列，模拟信号产生器，两个10位的AD转换器，多路复用器，视频端口，SCCB接口和控制寄存器等。OV8610同时还具有丰富的编程功能，其图象帧频，曝光时间，增益控制等均可通过对芯片内部寄存器的读写来进行设置。OV8610提供了一个12C总线的接口允许从外部来编程以实现其功能。12C总线是一种双向串行总线，它只有两根信号线，可用于不同的Ic或硬件模块之间的通讯。两条线分别是串行数据线SDA和串行时钟线SCL，当与设备相连时，每条线都要通过上拉电阻接到电源上。12C总线具有控制简单

24、，稳定可靠的特点。此处，图象传感器的SCCB接1：2就相当于12C总线接口，信号线SIO.1为串行时钟线，SIO.0为串行数据线。OV8610的典型工作频率为20MHZ，工作电压为3.3伏，低功耗。图21 OV8610的结构框图2.1.2 COMS图象传感器OV8610的控制OV8610的数据输出方式有YUv的方式输出和RGB的方式输出，可以通过编程以实现，而且都可以以8位或者16位的方式输出。由OV8610提供帧同步信号VSYNC，行有效信号HREF，象素时钟信号PCLK，行同步信号CHSYNC等标准的视频时序信号。图象传感器能够以标准的v4：2：2格式输出数据，分别由Y通道和uV通道输出，

25、输出的时序图如下图所示。图2-2-16位输出时序上图中是象素时钟周期，当系统时钟为20MHZ时，k=50ns，rs。是HREF的建立时间，最大为15ns，矗。为HREF的保持时间，最大为15ns。其中HREF为有效输出的尺寸，最大为824个象素，默认为800个象素，可通过相应的寄存器进行设置。当HREF由低电平变为高电平后，OV8610开始输出有效数据，直到HREF变低，有效数据输出完毕。当HREF再一次由低电平变为高电平的对候，开始下一行有效数据的输出。输出数据的频率PCLK由外面所提供的系统时钟所确定。RESET为OV8610复位信号，复位信号可以由硬件产生，也可以由SCCB接口通过软件设

26、置，复位信号产生后，OV8610将内部所有的控制寄存器恢复到默认状态。PWDN为OV8610的休眠模式信号，可以硬件方式对PWDN管脚设置，同样也可以通过SCCB接口对相应的寄存器进行设置。片上的SCCB接口提供了丰富的可编程能力，通过SCCB接1：3，可以访问内部所有的控制寄存器，可以使OV8610按照不同的需要，进行具体的设置。2.2基于EPP方式的图象采集方案2.2.1采集方案的设定在分析CMOS图象传感器的基础上，考虑了一种基于计算机EPP(增强型并行接口)的图象采集方案，来完成图象采集的实验。图象采集方案的大致工作过程为：由OV8610采集图象数据，可以以帧的方式，也可以以场的方式，

27、将采集来的图象数据放入缓存电路中，这里的缓存电路由2片静态存储器SRAM构成，当写完一帧数据后，由相应的逻辑控制关系关断OV8610与SRAM之间的通道，同时将计算机的EPP口与SRAM之间的通道打开，由EPP接口的数据口把SRAM里存储的图象读到计算机中。整个过程的关键部分在于OV8610与EPP之间的通道选择问题，当OV8610在往SRAM里写数据时，计算机的EPP口不能读数据；当EPP正在从SRAM里读数据时，OV8610不能往SRAM里写数据。整个过程的操作由计算机里的软件控制，通过EPP接口完成对OV8610的寄存器设置以及并口的读写操作。整个系统的方案图如图23所示。图23采集方案

28、框图2.2.2内部逻辑功能的CPLD的实现CPLD(复杂可编程逻辑器件)设计方法是当今比较流行的一种电路设计方法。通过对CPLD器件的编程，可以方便的实现电路所需要的时序、组合等逻辑电路。CPLD器件由三个部分组成：可编程逻辑宏单元，可编程IO单元，可编程内部连线构成。可编程逻辑器件的使用简化了系统设计，缩小了系统规模.提高了系统的可靠性。本方案中采用的CPLD器件是LATTICE公司生产的MACH系列的CPLD，它具有低电压，高速度等优点，尤其是其在线可编程的能力，可以随时的对器件进行编程，极大的方便了调试和开发。在方案中，采用CPLD主要为了完成CMOS摄像芯片与并13之间的逻辑关系，由C

29、MOS摄像芯片过来的数据作为输入信号输入到CPLD中，包括数据信号和控制信号，同时并口的数据端口和控制端口也和CPLD器件相连，由CPLD内部产生并口读数据是所需要的象素时钟、行同步信号和帧同步信号等，还有一些相关的信号选择信号，用于在并口与CMOS之间进行选择。整个电路主要包括以下几个方面 1.地址产生电路的设计在往SRAM读写数据的时候，需要提供地址，所用的SRAM是512K×8位的，有19条地址线，但是由于OV8610和EPP均没有产生地址信号，所以需要在CPLD内部逻辑设计的时候，设计一个地址产生电路。在CPLD内部构造了两个12位的计数器，一个用来产生A0A9低10位地址线

30、，另一个用来产生A10A18高9位地址线，如下图所示：图24地址产生电路第一个计数器的时钟信号为OV8610和EPP读写时钟选择之后的输出，即同一时间只能产生一个方向的地址。清零信号为也是由写时行同步信号HREF和读时行同步BKLINE信号选择之后反相输出。第一个计数器的清零信号作为第二个计数器的时钟信号，产生高位地址。读或写的帧同步信号做为第二个计数器的清零信号，表示新的一帧的开始。2.数据选择电路的设计 两片SRAM有16位的数据端口，对应着OV8610的16位输出。将SRAM的16位数据口分为高8位和低8位，对应着并El的8位数据端口。设计中在CPLD内构造了数据选择器，将并口的8位数据

31、端口和OV8610的16位数据端口作为输入端，在控制信号OVBK的控制下，选择合适的通道，即当OVBK=0时，由OV8610操作，当OVBK-1时，由并口对SRAM操作。OVBK信号由CPLD产生。3.控制信号的选择对于OV8610和并E1，都各自有不同的控制信号，以控制读写的过程，在设计中，要保证这些控制信号之间操作的正确顺序。对于并口，控制信号包括并口读写时钟CLK，并口读写的行同步信号BKLINE，并口读写的帧同步信号BKZOF，这些信号均由CPLD内部产生。对于OV8610，控制信号包括象素时钟OVCLK，行同步信号OVLINE，帧同步信号OVZOF，这些信号均由OV8610产生的相应

32、信号直接输入CPLD产生。如图2-5所示，在OVBK信号的选择下，同一时间，并口和CMOS之间只有一组信号有效，用来控制各自的操作，确定了外部存储的SRAM在同一时间只有一个方向的操作，从而保证了读写的正确性。图2-5控制信号逻辑图2.3基于EPP方式的图象采集实验图象采集实验完成了图象从CMOS摄像芯片到计算机EPP口的传输，采用VC编程进行调试，调试环境可以很方便的对CMOS进行设置，对地址进行读写，控制图象的采集，存储图象数据，整个软件系统方便快捷，操作简便，经测试工作稳定。通过改变CMOS寄存器的设置，调节相应的参数，可以在不同的工作模式下得到优化后的图象，改变图象的效果。第3章 数字

33、式混凝土裂纹测量仪系统的方案设计本章在前面CMOS图象传感器使用实验的基础之上，介绍了混凝土裂纹测量仪的系统硬件设计及实现方案，以TMS320C6201高性能DSP作为中央处理单元，设计系统的各个功能模块，实现图象数据的采集，存储和输出。3.1系统组成本课题以数字化的CMOS摄像芯片为图象采集单元，以高性能的数字信号处理器TMS320C6201为中央处理单元，研制一台便携式数字化自动裂缝测量仪，其外型如图3-1所示图3-1系统的外形图通过光学镜头把混凝土裂纹图象成像到CCDCMOS图象传感器上。DSP取出图象数据，进行处理和分析，求出混凝土裂纹的宽度、形状等各种特征。然后把混凝土裂纹图象和混凝

34、土裂纹参数显示在仪器的液晶显示屏上。通过数据传输口可以把分析仪的混凝土裂纹数据和图象传输到笔记本电脑或其他计算机上以DSP为核心处理单元的硬件系统构成了混凝土裂纹仪的主要结构，系统采用了当今比较流行的高性能的数字信号处理器TMS320C6201和一些相应的外围芯片组成，大致包括了图象采集模块，图象缓存模块，数据存储模块，系统自举模块，数据输出模块和数据显示模块等相应的结构，大致结构如图3-2所示图3-2硬件系统的功能框图由图中可以看出，系统各部分的大致结构和所实现的方式： 1.用COMS摄像芯片作为图象数据的采集装置，直接输出数字化的数据。系统采用的COMS摄像芯片是OV9620，与OV861

35、0相比，数据输出为单AD通道，输出为10位的RGB数据，分辨率比OV8610高，达到1280×1024，其他的结构与控制功能基本上与OV8610相似，可以实现图象数据的数字化采集。 2.采用FIFO作为图象数据的输入缓冲器。FIFO为先入先出存储器，为实现图象数据读写速度的匹配，保证正确的写入和读出数据，需要在0V9620与DSP从缓存中读取数据，这里用FIFO实现了这一功能。 3.采用8位的FALSH ROM固化程序和实现自举。为了使系统能够脱机独立的运行，必须使用ROM固化程序。使用8位的FLASH ROM来存储程序数据，在系统启动的时候，DSP能够将FLASH ROM中的程序数

36、据通过DMA的方式搬移到指定的存储空间并加以运行，完成相应的功能，具体的工作方式可以通过相关的寄存器和管脚加以设置。 4.采用SDRAM实现图象数据和程序代码的存储。SDRAM是同步动态存储器，是通过同步时钟对控制接口的操作和安排片内隔行突发方式地址发生器来提高存储器的性能，由DSP提供其所需要的工作时钟。SDRAM具有功耗低、体积小、容量大、价格便宜等优点，TMS320C6201又提供了专门的SDRAM的读写接口，便于了开发。SDRAM的采用，实现了系统大容量的存储空间，用以存储图象数据和程序代码。之间有一个缓存电路，先将数据输入缓存中，然后再由DSP从缓存中读取数据，这里用FIFO实现了这

37、一功能。 3.采用8位的FALSH ROM固化程序和实现自举。为了使系统能够脱机独立的运行，必须使用ROM固化程序。使用8位的FLASH ROM来存储程序数据，在系统启动的时候，DSP能够将FLASH ROM中的程序数据通过DMA的方式搬移到指定的存储空间并加以运行，完成相应的功能，具体的工作方式可以通过相关的寄存器和管脚加以设置。4.采用SDRAM实现图象数据和程序代码的存储。SDRAM是同步动态存储器，是通过同步时钟对控制接口的操作和安排片内隔行突发方式地址发生器来提高存储器的性能，由DSP提供其所需要的工作时钟。SDRAM具有功耗低、体积小、容量大、价格便宜等优点，TMS320C6201

38、又提供了专门的SDRAM的读写接口，便于了开发。SDRAM的采用，实现了系统大容量的存储空间，用以存储图象数据和程序代码。 5.采用串口方式与PC通信，采用液晶方式直观输出。系统的输出有多种方式，可以采用串口方式与计算机进行通讯，也可以采用液晶的输出方式直接输出。为了以串口的方式与计算机通讯，需要串行通讯接口芯片进行电平转换，并需要对DSP的相关端口进行设置。在采用液晶方式输出数据时，通过液晶显示控制器，可以完成DSP与液晶显示模块的连接，实现图象数据的直观显示。同时为了兼容目前比较流行的USB接口方式，系统还预留了USB接口的方式用以和计算机进行通讯，充分利用USB的高速，快捷的特点，方便将

39、来的使用。3.2辅助单元设计3.2.1光学成像系统所采用的成像系统为透镜成像系统，图示为物体AB经透镜成像AIBl的光路图。图3-3成像系统的光路图图中，u为物距，v为象距，f为焦距，由透镜成像公式有关系如下：又由成像系统的放大率公式可以得到在本系统中，物面上所要检测的范围大致为50mm，象面即为OV9620的感光单元，由参数可知其象面大小为6.66mmX 5.32mm，实际使用中，物面与象面之间的距离大致为150mm，即“+v=150ram，将上述已知条件代入成像公式和放大率公式中可以得到：所以成像中当所采用的透镜的焦距为12mm时，物距大致取125mm，象距大致取13mm；当所采用的透镜的

40、焦距为16mm时，物距大致取166mm，象距大致取18mm，可以达到比较好的效果。3.2.2照明系统 系统需要外部提供一个光源来照明，为了保证成像的质量，需要所提供的照明系统照明均匀、柔和、显色好并有足够的光强度。这里我们采用发光二极管进行照明，工作电压3v，光色白色，亮度很强，并和电位器相连，亮度可调，基本上可以满足要求。3.2.3显示 系统的显示部分采用的是液晶显示的方式，液晶显示部分分为液晶显示模块液晶控制模块，通过液晶控制模块，可以实现数据的输出到液晶的控制。设计中采用的是液晶显示控制模块是SEDl335，其特点和高性能在实际中得到了应用，具体的显示部分的应用在后面第四章中有详细的介绍

41、。3.2.4交互控制实际设计中，必须考虑到交互控制的部分，能够完成对相关部分的人机交互控制。系统中采用了一个锁存器实现对外部系列按键信号的锬存，针对每个信号的值完成相应的功能，大致结构如下图所示图3-4交互控制接口示意图图中可以看出，被锁存的信号包括背光控制(LCDBG)，液晶测试(LCDTS)，上(UP)，下(DOWN)，左(LEFT)，右(RIGHT)，放大(ZOOMIN)和缩小(ZOOMOUT)等，锁存后的信号直接连在了DSP的低八位的数据端口。由外部按键所输入的信号被锁存器锁存，由DSP通过低8位数据端口读取相应的信号，从而采取相应的控制，通过这种方式，可以实现系统的交互控制。3.3

42、TMS320C6201的基本特点TMS320C6201是世界上第一个采用先进VelociTlTM的超长指令字结构的DSP芯片，它将vLIW结构和高并行性结合起来，通过增加指令级的并行性使其性能有了较大的飞跃。片内的锁相环路(PLL)将50MHz的外部输入时钟4倍频，使C6201的最高工作时钟达到200MHZ，指令周期仅为5ns。片内有8个可以完全并行运算的功能模块，单周期最多可执行8条32位指令，最大处理能力可以达到1600MIPS，即每秒16亿次定点运算.是当前市场上功能强大的定点数字信号处理器。3.3.1 TMS320C6201的体系结构TMS320C6201处理器由三个主要部分组成：CP

43、U内核。外设和存储器。CPU中8个功能单元可以并行操作，这些功能单元被分成类似的两套，每套由4个基本功能单元组成。CPU有两组寄存器，每组寄存器由16个32位寄存器组成。由于在运行期间不作硬件数据相关性的检查，所以程序的并行性在编译的时候就被确定。片内程序存储器的总线宽度为256bit。使每个周期可以取8条32位指令。 图3-5是TMS320C6201的结构框图，芯片包括片内程序存储器和数据存储器。外设包括直接存储器访问(DMA)、低功耗逻辑、外部存储器接口(EMIF)、串口、主机口和定时器等。图中阴影部分为CPU，包括： (1)程序取指单元 (2)指令分配单元 (3)指令译码单元 (4)32

44、个32位寄存器 (5)两个数据通路，每个数据通路有四个功能单元 (6)控制寄存器 (7)控制逻辑(8)测试、仿真和中断逻辑图3-5 TMS320C6201结构框 CPU有两个可进行数据处理的数据通路A和B，每个通路有四个功能单元(L,S，M和D)和一个包括16个32位寄存器的寄存器组。功能单元执行逻辑、位移、乘法、加法和数据寻址等操作。除取指令和存指令之外的所以指令均对寄存器产生影响。两个数据寻址单元(D1和D2)专门负责寄存器组与存储器之间的数据传递。每个数据通路的4个功能单元有单一的数据总线连接的CPU的另一侧的寄存器上，以便两侧的寄存器组可以交换数据。3.3.2存储器 TMS320C62

45、01总的存储地址范围为4G字节，有两种存储器映射方式MAP0和MAPl。MAP0方式下片外存储器地址位于首地址为0的存储空间，而MAPl方式下片内程序存储器位于首地址为0的存储空间。映射方式通过BOOTMODE4：0管脚设置。3.3.3片内集成外设TMS320C6201在内部集成了许多外围设备，以便于控制和片外的存储器、协处理器、主机以及串行设备的通讯1.外存储器接口EMlF 当片内的RAM容量不能满足系统的程序数据空间要求时.用户必须在片外进行存储器扩展，这就需要利用外存储器接口(External Memory Interface，EMIF)。实际上，DSP内部各个模块与片外的存储器通讯时，

46、都必须通过EMIF的控制。EMIF支持的存储器包括：同步突发静态RAM(SBSRAM)同步动态RAM(SDRAM)异步器件(包括异步SRAM，ROM和FIFO等，EMIF为它们提供了高度可编程的接口时序，以满足不同的要求)外部共享存储空间的器件 TMS320C6201的EMIF对这些空间提供了无缝接口(glueless interface)，便于开发。EMIF整个外部空间最大容量为64MB，分为4个空间CE0-CE3，每个CE空间彼此独立，可以进行不同的访问控制；数据总线宽度为32bit，同时也提供对8位16位存储器的读写支持；既提供了同步存储器的高吞吐率接口，也支持低速RAM的存取接口：在控

47、制信号上，对于SDRAM，SBSRAM，和异步存储器件分别提供一套控制信号。2.DMA控制器 直接存储器访问(DMA)可以在存储空间的不同区域之间转移数据，这种存取访问无需CPU的介入，由DMA控制器完成所有的控制。TMS320C6201的DMA有四个彼此独立的通道，可以进行不同的访问控制，另外还有一个辅助通道专门用于完成主机口(HPI)的存取请求，DMA的主要特点有：DMA控制器独立于CPU工作，具有单周期的数据吞吐率。四个通道，外加专用的辅助通道，每一个通道对于CPU的优先级可设置。32位寻址能力，可以对存储器映射空间的任何一个区域进行访问。传送数据支持8位16位32位字长。具有灵活的地址

48、产生方式，支持多帧传输方式，有单通道分割操作模式。每次数据传输完毕岳，可以进行DMA通道韵自动初始化。传输操作可以由选择的同步事件触发。每一个通道都可以向CPU发出中断反馈。3.主机口HPI 主枫口HPI(Host-Port Interface)是个16位宽的并行接口，外部的主机可以通过HPI直接访问CPU的存储空间，包括映射的外围设备。外部的主机是该接口的主控者。HPI存取的接曰是由一套寄存器来实现。HPI控制寄存器HPIC(HPI Control register)完成对接口的设置，主机和CPU都可以访问HPIC；外部主机进一步通过主机地址寄存器I-IPIA(Host Address Re

49、gister)和主机数据寄存器HPID(Host Data Register)来完成对CPU存储空间的访问。主机对这些寄存器的访问是通过外部的控制信号实现的。HPI提供了非常灵活的外部控制信号，充分考虑了不同类型处理器的接口需要，因此具有很强的接口能力。当前比较流行的处理器，包括Motorala的MC68000系列，PowerPC系列，以及Intel的i960系列，都可以作为主机，实现与TMS320C6201的HPI接口。4.自举逻辑控制 TMS320C6201提供了一系列的外部管脚，完成芯片的状态设置。这些设置项称为自举设置项(BootConfigrafion)，决定的是芯片在复位后执行的初

50、始化操作的内容，包括：选择器件的存储映射方式，决定片内片外存储器映射在地址0。地址0处的外部存储器的类型。在CPU开始正常运行之前，对地址0开始的存储空间的初始化步骤： 口没有自举过程：CPU直接从0地址开始执行代码。 口ROM自举：由DMA控制器从外部CEt空间中的ROM中拷贝固定数量的一段代码到地址0处，拷贝结束后，CPU从0地址开始运行。 口HPI自举：由外部主机通过HPI对芯片的存储空间进行初始化，初始化结束后，外部主机通过HPI中断唤醒CPU，CPU开始从地址0处运行。所有这些设置项都是在芯片复位的时候才进行检查。一旦复位信号有效，所有的三态输出管脚进入高阻态，其余输出管脚恢复为默认

51、状态，然后在复位信号的上升沿处检查设置管脚BOOTMODE4：0I构状态，自举逻辑开始生效。5.多通道缓冲串口 TMS320C6201的多通道缓冲串口McBSP(Multichannel Buffered Serial Port)是在C2000及C5000系列的DSP的标准串口的基础上发展起来的，它不仅可以完成标准串口的全双工串行通信，还具有以下特征：支持多种协议下的直接接口多达128个通道的多通道收发操作。数据字长支持8位12位16位20位124位32位。内置u，律与A.律压扩。内部时钟和帧同步信号的设置非常灵活，包括信号的有效极性都可以设置。McBSP在数据收发上采用多级缓冲结构，接受端采

52、用三级缓冲(包括寄存器RSR、RBR和DRR)，发送端采用两级缓冲(包括寄存器XSR和DXR)，这样使得片内的数据搬移能够与外部的数据通信操作同时进行。CPU和DMA控制器可以通过外设总线，从DRR寄存器中读到接收的数据，或是向DXR写入需要发送的数据。另外还有8个寄存器，用于对McBSP的操作模式进行设置。6.定时器 TMS320C6201内部集成了两个32bit的通用定时器，可以用于计时，事件计数，产生脉冲，产生CPU中断信号和产生DMA的同步信号等。定时器的输入时钟可以是内部产生，也可以是外部时钟。定时器的输入，输出管脚还可以配置为通用的IO口。7.Power-down逻辑 Power-

53、down逻辑的功能就是在需要的时候，关闭芯片的一些电路的开关操作，在不引起数据丢失的同时，降低芯片的功耗。TMS320C6201的Power.down逻辑有三级模式控制，PDl，PD2，PD3。它们的区别在于对芯片内部模块的关闭程度不同。在PDl模式下，时钟输入在CPU边沿处被屏蔽；PD2模式下，进一步将片内PLL输出后的整个的时钟系统都挂起；PD3模式下，不仅整个时钟系统被暂停，还断开内部PLL电路与外部时钟输入的连接。3.4外部存储器接口EMIF的设计 EMIF(External Memory Interface)是外部存储器和C6201片内其他单元间的接口，CPU访问片外存储器的时候必须

54、通过EMIF。整个EMIF外部空间分为四个部分CE0CE3，每个CE空间彼此独立，可以进行不同的访问控制。设计中将SDRAM配置在CE0和CE2空间，将CEl空间用地址线EA21分成两个部分，其中第一部分外接一片512K字节的FLASH MEMORY，第二部分用地址线EA20，EAl9和EAl8通过译码分成8个部分，分别用于FIFO，LCD，USB和一些控制用的锁存器等。3.4.1采用SDRAM作为外接存储器SDRAM是Synchronous Dynamic RAM的缩写，即同步动态存储器。动态存储器中同步技术的出现，使得读写速度从以往的60ns70ns提升到了目前的6ns7ns，提高了将近1

55、0倍，而且价格便宜，在图象处理等需要大容量存储器的应用场合，可以提供非常高的性价比。本方案中采用SDRAM作为外接存储器，一方面接受来自FIFO缓冲器的图象数据，一方面可以存储程序代码。灵活方便，本系统中选用了四片4M×16位的133MHZ的SDRAM芯片组成32M字节的存储器，所选器件属于DSP完全兼容的器件类型。可以实现与C6201的EMIF之间的无缝接口，即地址，数据和控制信号线直接与EMIF相应的信号相连接。由于TMS320C6201每个CE空间最大能寻址16M字节的空间，因此32M字节的SDRAM需要占用CE0和CE2两个空间，其中CE0空间对应的地址为0x00000000

56、-0x00FFFFFF,CE2空间对应的地址为0x02000000-0x02FFFFFF。图36 EMIF与64Mbit SDRAM接口框图3.4.2采用8位FLASHROM固化程序和实现自举为使DSP目标系统成为一个独立的脱机运行系统，必须进行DSP的引导装载设计。目标系统引导装载的目的是使系统上电后，程序代码能够从外部存储介质如FLASH ROM引导装载到DSP内部或者外部程序存储器中脱机运行。它的一个突出的优点就是应用程序代码可以存储在片外相对速度较慢、断电后数据不会丢失的外部存储器FLASH ROM中，上电后通过引导装载方式，将程序代码搬移到DSP片内或片外的程序存储器中运行。在RES

57、ET信号为低的期间，BOOTMODE4：0管脚上的设置值被锁存，决定芯片的存储器映射方式和自举模式等，本系统使用的自举方式为8bit ROM加载，选择管脚BOOTMODE4：0的设置值为01001。其自举过程如下：系统复位后，TMS320C6201通过DMA将位于CEl空间首地址处开始的512K字节程序搬到零地址开始的存储器中，当DMA传输完成后，CPU退出复位状态，开始执行地址0处的指令。由于选择的映射方式为MAPO，此时CE0空间位于零地址，SDRAM放在该空间。下图是FLASHROM与DSP的接口图。其中FLASHROM的片选信号CS是由EA21和CEl共同决定的，EA21地址线将CEI

58、空间的4M字节空间分为两个部分，FLASH ROM放在第一部分，其地址为0x010000000x011FFFFF。图37 EMIF与FLASH ROM的接口框图3.4.3采用FIFO作为图象数据的输入缓冲器选用一片2KX9位的FIFO作为图象数据的输入缓冲器，FIFO为非同步器件，将其映射到CEl空间，其地址为0x01200000.0x0123FFFF中的任意空间，由于传输的是8位图象数据，它只连接32位数据线中的低8位，在从FIFO中读取数据时，需要对高24位进行软件屏蔽。FIFO有半满状态信号HF，将HF信号与TMS320C6201的外部中断INT5相连，当FIFO数据装满一半时，DSP响