第5章组合逻辑电路

1、下一页下一页总目录总目录 章目录章目录返回返回上一页上一页5.2 逻辑代数基础逻辑代数基础5.3 基本门电路基本门电路5.4 CMOS门电路门电路5.5 TTL门电路门电路5.6 门电路的其它问题门电路的其它问题5.7 组合逻辑电路分析与设计组合逻辑电路分析与设计5.8 加法器加法器5.9 编码器编码器 5.1 数字电路与数字信号数字电路与数字信号 5.11 数据选择器数据选择器5.12 数值比较器数值比较器5.10 译码器译码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 前面学习的是前面学习的是模拟电子电路模拟电子电路

2、，它的工作信号是，它的工作信号是模拟信号模拟信号，这种信号在时间上和数量上都是这种信号在时间上和数量上都是连续连续的。的。 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 5.1. tt 是一种跃变信号，在电路中往往表现为突变的电是一种跃变信号，在电路中往往表现为突变的电压或电流，所以又叫脉冲信号。压或电流，所以又叫脉冲信号。 从本章开始学习从本章开始学习数字电子电路数字电子电路，它的工作信号是，它的工作信号是数字信号数字信号，这种信号在时间上和数量上都是，这种信号在时间上和数量上都是离散离散的。的。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页脉冲跃变后的值比初始值高

3、脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V 在数字电路中，常用数字在数字电路中，常用数字“0 0”和和“1 1”来表示。这里来表示。这里的的“0 0”和和“1 1”，不是十进制数中的数字，而是，不是十进制数中的数字，而是逻辑逻辑“0”和和逻辑逻辑“1”； 逻辑逻辑“0 0”和和逻辑逻辑“1 1”表示彼此相关又互相对立的两表示彼此相关又互相对立的两种状态。例如，种状态。例如，“是是”与与“非非”、“开开”与与“关关”、“低低”与与“高高”等等等等 , ,因而常称为因而常称为数字逻辑数字逻辑。下一页下一页总目录总目录 章目录章目录返回返

4、回上一页上一页 例：周期性数字脉冲波高电平持续时间为例：周期性数字脉冲波高电平持续时间为6ms，低，低电平持续时间为电平持续时间为10ms, 则，占空比则，占空比 2. 占空比占空比 q -表示脉冲宽度占整个周期的百分比表示脉冲宽度占整个周期的百分比 : %100=Ttwq1. 脉冲宽度脉冲宽度 tw -表示脉冲作用的时间。表示脉冲作用的时间。 q = 6ms / (6+10)ms =37.5%t/mstwU/VT下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 3. 3.上升时间上升时间t r 和和下降时间下降时间t f -从脉冲幅值的从脉冲幅值的10%到到90% 所经历的时间所经

5、历的时间 。典型值为几十个纳秒（。典型值为几十个纳秒（ns） 非理想脉冲波形非理想脉冲波形 tftr脉冲宽度tw0.5V0.5V2.5V4.5V4.5V2.5V幅值=5.0V0.0V5.0V下降时间上升时间下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 数字电路中，电路只有两种工作状态，三极管不是工数字电路中，电路只有两种工作状态，三极管不是工作在饱和区就是工作在截止区。作在饱和区就是工作在截止区。 三极管饱和导通用高电平三极管饱和导通用高电平“1”表示，三极管截止用低表示，三极管截止用低电平电平“0”表示，而且我们只关心信号的表示，而且我们只关心信号的“有有”和和“无无”，电平的

6、电平的“高高”和和“低低”，而不去理会其具体的精确数值。，而不去理会其具体的精确数值。 电平从电平从3.6V5V均称为高电平均称为高电平“1”，0.0V0.4V均均称为低电平称为低电平“0”，其微小的变化是无意义的。这与模拟，其微小的变化是无意义的。这与模拟电路相比，更突出了工程特点。电路相比，更突出了工程特点。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 数字电路的抗干扰能力强，固而可靠。现在，越数字电路的抗干扰能力强，固而可靠。现在，越来越多的模拟产品被数字产品所替代，从手表到电来越多的模拟产品被数字产品所替代，从手表到电视机、手机等等。视机、手机等等。 在信号的传送过程中，

7、数字传送比模拟传送也要在信号的传送过程中，数字传送比模拟传送也要可靠的多。可靠的多。 数字电路的研究对象是电路的输入与输出之间的数字电路的研究对象是电路的输入与输出之间的逻辑关系；逻辑关系；下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 三极管工作在开关状态，所以，分析方法不能再三极管工作在开关状态，所以，分析方法不能再是模拟电路中的图解法、小信号模型分析法，而是是模拟电路中的图解法、小信号模型分析法，而是采用布尔代数、真值表、卡诺图、逻辑表达式等。采用布尔代数、真值表、卡诺图、逻辑表达式等。 测试设备为：数字万用表、电子示波器等。具体测试设备为：数字万用表、电子示波器等。具体测试

8、技术将在实验课中详细介绍。测试技术将在实验课中详细介绍。 随着现代科学技术的发展，分析、仿真与设计数随着现代科学技术的发展，分析、仿真与设计数字电路或系统，可采用字电路或系统，可采用VHDL、Verilog等硬件描述等硬件描述语言以及语言以及Max+plusII、QuartusII软件，借助计算机软件，借助计算机实现电路设计自动化，这种方法对于设计较复杂的实现电路设计自动化，这种方法对于设计较复杂的数字系统，优点更为突出。数字系统，优点更为突出。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页数字电路与模拟电路的比较数字电路与模拟电路的比较模拟电子电路模拟电子电路数字电子电路数字电子

9、电路工作信号工作信号模拟信号（连续的）模拟信号（连续的）数字信号（离散的）数字信号（离散的）三极管工作状态三极管工作状态放大状态放大状态饱和或截止状态饱和或截止状态分析工具分析工具图解法、等效电路法图解法、等效电路法逻辑代数逻辑代数研究的主要问题研究的主要问题放大性能放大性能逻辑功能逻辑功能基本单元电路基本单元电路放大器放大器逻辑门、触发器逻辑门、触发器主要电路功能主要电路功能放大作用放大作用算术运算、逻辑运算算术运算、逻辑运算下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 数制与码制数制与码制 多位数码中，每位的构成方法以及从低位到高位的进位规则称为数制。数字电路中常用进制有十进

10、制（Decimal），二进制(Binary)、十六进制（Hexadecimal）和八进制（Octal）。 (i=0n-1, n是整数部分的位数)()noiiiNNKS=任意进制数表达式的普遍形式：任意进制数表达式的普遍形式：1、数制、数制式中式中: S为任意数，N为进制，Ki 为第 i 位数码的系数系数，Ni 为第 i 位的权权。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 1、任何一位数可以而且只可以用、任何一位数可以而且只可以用 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 这十这十个数码表示。个数码表示。 2、进位规律是、进位规律是“逢十进一逢十进一”。即。即

11、9+1=10=1101 + 0100例如：例如：2101001210(234)2 103 104 10(3.14)3 101 104 10 式中，式中，102 、101 是根据每一个数码所在的位置而定的，称是根据每一个数码所在的位置而定的，称之为之为“权权”。 3、在十进制中，各位的权都是、在十进制中，各位的权都是10的幂，而每个权的系数只的幂，而每个权的系数只能是能是09这十个数码中的一个。这十个数码中的一个。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页90,10=)(=10TiiiiKKN位位权权系数系数 在数字电路中，计数的基本思想是要把电路的在数字电路中，计数的基本思想是

12、要把电路的状态与数码一一对应起来。显然，采用十进制是十状态与数码一一对应起来。显然，采用十进制是十分不方便的。它需要十种电路状态，要想严格区分分不方便的。它需要十种电路状态，要想严格区分这十种状态是很困难的。这十种状态是很困难的。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1 1、任何一位数可以而且只可以用、任何一位数可以而且只可以用0 0和和1 1表示。表示。2 2、进位规律是：、进位规律是：“逢二进一逢二进一” 。3 3、各位的权都是、各位的权都是2 2的幂。的幂。1 , 0,2=)(=2TiiiiKKN(2) 二进制数二进制数位权位权系数系数例如：例如：1+1=1+1= 1

13、010= 1= 12 21 1+ 0+ 02 20 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例 试将二进制数试将二进制数(01010110)(01010110)B B转换为十进制数。转换为十进制数。 解：将每一位二进制数乘以位权然后相加便得相应的十进解：将每一位二进制数乘以位权然后相加便得相应的十进制数。制数。 位数太多，不符合人的习惯，不能在头脑中立即反映出位数太多，不符合人的习惯，不能在头脑中立即反映出数值的大小，一般要将其转换成十进制后，才能反映。数值的大小，一般要将其转换成十进制后，才能反映。 1 1、易于电路实现、易于电路实现-每一位数只有两个值，可以用管子每一

14、位数只有两个值，可以用管子的导通或截止，灯泡的亮或灭、继电器触点的闭合或断开来的导通或截止，灯泡的亮或灭、继电器触点的闭合或断开来表示。表示。 2 2、基本运算规则简单、基本运算规则简单 (01010110) (01010110)B B= 2= 26 6 + 2 + 24 4 + 2 + 22 2 + 2 + 21 1 = = （86)86)D D下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 常用方法是常用方法是“按权相加按权相加”。 （） 整数部分用整数部分用“辗转相除辗转相除”法法: : 将十进制数连续不断地除以将十进制数连续不断地除以2 , 直至商为零，直至商为零，所得余数

15、由低位到高位排列，即为所求二进制数所得余数由低位到高位排列，即为所求二进制数整数部分整数部分小数部分小数部分(3) 十二进制之间的转换十二进制之间的转换下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例如例如: (63)10=( ? )26321=b01=b53153171=b11=b21=b31=b42222余数 若十进制数较大时，不必逐位去除若十进制数较大时，不必逐位去除2 2，可算出，可算出2 2的的幂与十进制对比，如：幂与十进制对比，如： （261)261)10 10 =(?)=(?)2 2 2 28 8 =256=256，261 261 256 = 5 256 = 5 ，(

16、5)(5)1010=(101)=(101)2 2, (261), (261)1010=(100000101)=(100000101)2 2下一页下一页总目录总目录 章目录章目录返回返回上一页上一页* *（） 十进制小数可表示为：十进制小数可表示为： n等式两边依次乘以等式两边依次乘以2, 2, 可分别得可分别得b b-1-1、b b-2-2.:.:12(1)12(1)( )22.22nndnnNbbbb01(2)( 1)12( 1)201(3)(2)23(2)( 1)2 ( )22.222 ( )22.22nndnnnndnnNbbbbNbbbb 1b2b下一页下一页总目录总目录 章目录章目录

17、返回返回上一页上一页例例 将将(0.706)D转换为二进制数，要求其误差不大于转换为二进制数，要求其误差不大于2 2-10-10。 解：按式解：按式(1.3.5)所表达的方法，可得、所表达的方法，可得、如下：如下： 0.7062=1.4121 b10.4122=0.8240 b20.8242=1.6481 b30.6482=1.2961 b40.2962=0.5920 b50.5922=1.1841 b6 0.1842=0.3680 b7 0.3682=0.7360 b8 0.7362=1.4721 b9 由于最后的小数小于由于最后的小数小于0.5，根据，根据“四舍五入四舍五入”的原则，应为的

18、原则，应为0。所以，所以，(0.706)D=(0.101101001)B，其误差，其误差 102Ub时，D导通开关断开当UaUb时,D截止当Ub为高电平UIH时，T饱和当Ub为低电平UIL时，T截止开关闭合开关断开一、一、二极管开关等效电路（理想情况下）二极管开关等效电路（理想情况下）二、二、 三极管开关等效电路三极管开关等效电路（理想情况下）（理想情况下）cbebce下一页下一页总目录总目录 章目录章目录返回返回上一页上一页5.3.2 5.3.2 二极管与门二极管与门 （2） 工作原理工作原理Da DbUYUa Ub0 0 0 3v 3v 03v 3v（3）真值表真值表（状态表）（状态表）（

19、4）输出函数式输出函数式Y=AB （5 5）逻辑符号逻辑符号YA B0 O0 11 01 1Y0001导通 导通导通导通导通 导通截止截止0.7V0.7V0.7V3.7vAB（1）电路组成电路组成（以二输入为例）+VCCRABYDaDb设：VCC=5V，UIH=3v,UIL=0v二极管正向压降0. .7V。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页（1 1） 电路组成电路组成( (以二输入为例以二输入为例) ) （2 2） 工作原理工作原理Ua UbUa Ub0 00 3v3v 03v 3v（3 3）真值表真值表A BA B0 00 11 01 1Y Y0111 （4 4）输出

20、函数式输出函数式Y=A+B（5 5）逻辑符号逻辑符号截止 截止截止截止导通导通导通 导通Da DbDa DbU UY Y2.3v2.3v2.3v05.3.3 5.3.3 二极管二极管或门或门ABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Vcc（3 3）真值表真值表A01Y10（4 4）输出函数式输出函数式（5 5）逻辑符号逻辑符号（2 2）工作原理工作原理（1 1）电原理图电原理图UaUa03vT T截止饱和U UY Y05.3.4 5.3.4 三极管三极管非门非门Y = AAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页信号作信号作用前电路的输出状态无关用前电

21、路的输出状态无关下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2 2、分析组合逻辑电路功能、分析组合逻辑电路功能步骤步骤：写逻辑写逻辑函数式函数式简化函数式简化函数式列真值表列真值表描述电路描述电路功能功能1、特点：、特点：（1）电路由）电路由逻辑门逻辑门构成构成（2）不含记忆元件不含记忆元件（3）输出）输出无反馈无反馈到输入的回路到输入的回路（4）输出与电路）输出与电路原来状态无关原来状态无关已知组合电路已知组合电路下一页下一页总目录总目录 章目录章目录返回返回上一页上一页)( )(ABB)(=ABA Y1.ABYY3Y2.)(=32YYY(AB) (A(AB) ) (B(AB)

22、 ) 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页反演律反演律反演律反演律)( ( )( (=ABBABAY)( +)( =ABBABA)+( +) +( =BABBAA) +( )+(=BABABABA+=下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABY001 100111001 =A BABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页.(AB) (A B ) .BAYA B Y= (AB )(AB) ) = AB +AB下一页下一页总目录总目录 章目录章目录返回返回上一页上一页=(A B) =A BABY001 100100111Y= AB +

23、AB逻辑符号逻辑符号ABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页设：设：C=0选通选通B信号信号BY.BAC0B11=AC +BCY=(AC ) (BC) ) 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页01A设：设：C=1打开打开选通选通A信号信号Y.BAC1A封锁封锁=AC +BCY=(AC ) (BC) ) 打开打开下一页下一页总目录总目录 章目录章目录返回返回上一页上一页【例例1】 试设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。一、设计方法一、设计方法（用基本门设计电路） 二、二、 举例举例 1、列真值表、列真值表解：解：2、填卡诺图、

24、填卡诺图 化简逻辑函数化简逻辑函数000101110 1 0 0 1 1 A B C Y 0 0 0 0 0 1 1 0 0 1 0 1 1 1 0 1 1 111100001BC00 01 11 10 01AY用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与或式用多种基本门设计逻辑电路变为与非与非式写逻辑函数式逻辑状态赋值下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 3、 输出函数式输出函数式4、用与门、或门设计电路、用与门、或门设计电路5、用与非门设计电路、用与非门设计电路思考：思考： 若若只只用二输入与非门设计电路，如何画逻辑图？用二输入与非门设计电路，

25、如何画逻辑图？Y=AB+BC+AC)()()(=ACBCABY提示：的形式画逻辑图。ABCY将函数式化为ABCY=)+)+(=ACBCABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 车间开工车间开工为为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页01110010100011011 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABCCABCBABCAG+=1AB

26、C+CBA+CBA+CA=2BGABC001001 11 1011110000G1ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0 0111 0 0 1 0A B C G1 G2 100011 0 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ACBCAB G+=1)(ABC)CB(A)CBA()CBAG (=2ABC+CBA+CBA+CBA=2G ABC001001111011110000G2)( )( )AC(BC)AB()(=下一页下一页总目录总目录 章目录章目录返回返回上一页上一页A BCG1G2下一页下一页总目录

27、总目录 章目录章目录返回返回上一页上一页5.8 加法器加法器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BABABAS=+=.ABSCABC 真值表真值表0 00 11 01 100101001A BSCO输 入输 出下一页下一页总目录总目录 章目录章目录返回返回上一页上一页输入输入-1来自低位的进位来自低位的进位AiBiCi-1SiCO下一页下一页总目

28、录总目录 章目录章目录返回返回上一页上一页iiii+=ABCCBACBACBASiiii+=ABCCABCBABCACOiiACBCABiCBA输入输入输出输出A B CA B Ci-1i-1C CO O S S0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10010100110010111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3、多位加法器、多位加法器两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。串行进位加法器串行进位加法器4位串行进位加法器：10011101111例如做14+7的运算：=（10101）2 = 16+4+1

29、 =（21）100 01 11 11 10 0(1110)2+(0111)20CO CIA BSCO CIA BSCO CIA BSCO CIA BS下一页下一页总目录总目录 章目录章目录返回返回上一页上一页超前超前进位加法器进位加法器 串行进位运算速度慢，用超前进位法可提高运算速度。不片接时,芯片74LS83的CI 端应接低电平.常用4位超前进位加法器有74LS83等。74LS83B3B2B1B0A3A2A1A0S3 S2 S1 S0CICO下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信

30、息。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页编码器编码器特点：特点：任何时刻只允许输入一个编码信号任何时刻只允许输入一个编码信号，否则输出将发，否则输出将发生混乱。生混乱。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页76542+=IIIIY)(=7654IIII76321+=IIIIY)(=7632IIII75310+=IIIIY)(=7531IIII下一页下一页总目

31、录总目录 章目录章目录返回返回上一页上一页10000000111I7I6I5I4I3I1I2Y2Y1Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页电路中的电路中的I0端可以去掉。端可以去掉。 因为因为当当I7I6I5I4I3I2I1=0000000时时，必然必然输出输出0的三位代码的三位代码000所以所以I0端叫做隐含端。端叫做隐含端。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页表示十进制数表示十进制数10个个编码器编码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 00011101000011110001101100000000111下一页下一页总

32、目录总目录 章目录章目录返回返回上一页上一页)+(=983IIY)+()+(=)+(=756476542IIII IIIIY)+()+(=)+(=736276321IIII IIIIY)+()+()+(=)+(=757391975310IIIIII IIIIIY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页常用集成编码器常用集成编码器1 1、74LS1481514131211109123456774LS1484 I5 I6 I7 I3 I8162 I1 I0 I0Y1Y2YSGNDSYEXYCCU8 8线线-3-3线优先编码

33、器线优先编码器74LS74874LS748的引脚图的引脚图使能输入端使能输入端优先标志优先标志输出端输出端编码输编码输出端出端编码输编码输入端入端下一页下一页总目录总目录 章目录章目录返回返回上一页上一页输入输入输出输出11111100000010010010100110100100111011010011111000100111111010100111111110010011111111110101111111111110S0 I1 I2 I3 I4 I5 I6 I7 I2Y1Y0YEXYSY8线线-3线优先编码器线优先编码器74LS748的功能真值表的功能真值表不允许编码不允许编码允许编码

34、允许编码优先编码优先编码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页74LS148EXY2Y1Y0Y0 I1 I2 I3 I4 I5 I6 I7 ISSY电路的功能为：电路的功能为：当当S为为低电平低电平时时允许编码允许编码工作。工作。则只对其则只对其最高位编码最高位编码，在输出端对应输出自然三位二，在输出端对应输出自然三位二进制代码的进制代码的反码反码， 此时，使能输出端此时，使能输出端而当而当S为为高电平高电平时，时，YS为为高电平，高电平，电路电路禁止编码禁止编码工作。工作。EXY为低电平；为低电平；优先标志端优先标志端若输入端有若输入端有多个多个为低电平，为低电平，电路框

35、图电路框图下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2 2、74LS147 0编码有效 输出8421BCD反码 10线4线（实为9线4线） 当 全为1时，输出0000的反码111174LS1472Y1Y0Y3Y9 I8 I7 I6 I5 I4 I3 I2 I1 I 没有 端(去掉了隐含端）:0 I19II 二十进制编码器是将十进制数09共十个对象用BCD码来表示的电路。 ，又称为10线4线编码器。8421BCD编码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页9 I8 I7 I6 I5 I4 I3 I2 I1 I3Y2Y1Y0Y下一页下一页总目录总目录 章目录章目

36、录返回返回上一页上一页 Y Y I I I I I12876540Y I I I I Y 912331615 1413 12 1110 91 2 3 4 5 6 7 8下一页下一页总目录总目录 章目录章目录返回返回上一页上一页常用有常用有：二进制译码器：二进制译码器 、二、二 十进制译码器十进制译码器 、 显示译码器显示译码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页5.10.1 二进制译码器二进制译码器1） 真值表真值表3） 逻辑图逻辑图 S端为控制端（片选端、使能端）当S=0时，译码器工作；当S=1时，译码器禁止， 所有的输出端均为0。输入输入输输 出出A1 A0Y3 Y2

37、 Y1 Y0 1 0 0 01 1 0 10 0 0 10 1 0 00 0 1 01 0 0 01、2位二进制译码器位二进制译码器2） 输出表达式输出表达式0010=mAAY1011=mAAY2012=mAAY3011=mAAYA1Y3A0Y2Y1Y0S下一页下一页总目录总目录 章目录章目录返回返回上一页上一页4）逻辑符号）逻辑符号(2线4线译码器)输出0有效的2线4线译码器可用与非门构成，输出1有效5）集成双）集成双2线线4线译码器线译码器0m01AA( ) 1m2Y2m3Y3m01AA( ) 输出0有效1Y( ) 01AA( ) 01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0

38、A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1输出逻辑表达式下一页下一页总目录总目录 章目录章目录返回返回上一页上一页6) 三位二进制译码器三位二进制译码器 三位二进制译码器即3线8线译码器，常用3线8线译码器有74LS138逻辑符号逻辑符号（输出0有效）：7) 综合综合1）同理，四位二进制译码器为4线16线译码器2）二进制译码器就是n线2n线译码器， 即，n变量全部最小项的译码器。当控制端S1S2S3=100 时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A

39、1A0译码器禁止时，所有输出端都输出无效电平 （高电平）。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页5.10.2 二二十进制译码器十进制译码器 （以8421BCD码的译码器为例）2、结构：4线10线，没有片选端。3、常用集成8421BCD码译码器有74LS42，它有A3A0四个输入端，有Y9Y0十个输出端。1、功能：能将8421BCD码译成对应的高、低电平。逻辑符号见P278下一页下一页总目录总目录 章目录章目录返回返回上一页上一页二二 十十进进制制代代码码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页等效电路：共阳极，需0驱动共阴极，需1驱动LED数码管外形图ha

40、gdbcef+Uab cd efgab cd efg1、七段字符显示器、七段字符显示器（七段数码管） 由七个发光二极管组成的数码显示器叫做LED数码管，或LED七段显示器，可以显示十进制数。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 2 2、 BCDBCD码七段显示译码器码七段显示译码器 为了使七段数码管显示BCD代码所表示的十进制数，必须使用显示译码器，显示译码器，将BCD代码译成数码管所需的驱动信号。 常用可以驱动共阴极共阴极LEDLED数码管的显示译码器有74LS24874LS248等。74LS248A3 A2 A1 A0a b c d e f gabcdefg七段数码显

41、示器七段数码显示器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S1、译码器的功能扩展、译码器的功能扩展1 1）题意）题意3 3线线8 8线译码器的真值表线译码器的真值表利用利用D2的的0，使S1=0, (1)片作；使 S2=1, (2)片不工作。利用利用D2的的1，使S2=0, (2)片工作；使 S1=1, (1)片不工作。2）连线）连线图图输输 入入输输 出出0 0 01 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0

42、1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1 D2 D1 D0Z7 Z6 Z5 Z4 Z3 Z2 Z1Z0例： 试用两片2线4线译码器组成3线8线译码器，将输入的 三位二进制代码D2 D1 D0译成8个独立的低电平信号Z7Z0。0 0 10 1 00 1 11 0 01 0 11 1 01 1 1D DO OD D1 1D D2 2（1）（2）Z7Z6Z5Z4Z3Z2Z1Z0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2、用译码器产生任意逻辑函数、用译码器产生任意逻辑函数n线2n线的译码器，可产生不多于n个变量的任意逻辑函数。1）方法步骤）方法步

43、骤2）注意）注意 控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应； 所用译码器输出1有效时，输出端应附加或门或门； 把原函数化为最小项之和形式；根据函数的变量数 n ， 确定用n线2n线译码器；所用译码器输出0有效时，输出端应附加与非门与非门。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例1：用用74LS138产生函数产生函数Z=ABC+AB解：解：Z=ABC+ABC+ABC 则 Z=m0+m6+m774LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZA A B B C C1 1(Y0 Y6 Y7)=(m0)+(m6)+(m7)74LS138Y7Y6Y5Y4Y3Y2