电子测量技术论文

1、 题目：8位十进制频率计设计 Title: Design of 8 Decimal Fequency Counter 院系名称：物理与通信电子学院学生姓名： 侯阳涛 学生学号： 1108063048 专 业： 电子测量技术 指导老师： 张国平 完成时间： 2013年12月 摘要 本设计分为五个模块：输入模块，完成对输入信号的放大整形；分品模块完成预分频对时序控制模块有一个输入的基准频率源；计数模块由8个十进制计数器串联构成；数码管驱动部分用来对驱动数码管显示测频结果；时序控制模块用来完成对八位十进制计数器的计数使能与复位。关键字：分频，计数，时钟控制，数码管扫描显示。Abstract The

2、design is dividedinto five modules:input module,to complete theinput signal amplificationshaping;gradedmodulereference frequencysourceprescaler has an inputto thetiming controlmodule;countingmodule consists of8 decimal counterconnected in series;digital tubedriveris used todrivethe digital displayof

3、 frequency measurement results;timingthe controlmodule is used tocomplete the counttoeight decimal counterenableandreset.Keywords: frequency, counting, clock control, digital display一 引言 随着现代科技的发展，频率计量的意义已日益明显。在卫星发射、导弹跟踪、飞机导航、潜艇定位、大地测量、天文观测、邮电通信、广播电视、交通运输、科学研究、生产及生活，都需要对频率的计量。二 设计要求1测频范围0Hz10MHz;2.如

4、果采用等精度频率计精度可达到基准脉冲频率的1f100%三 方案论证1方法论证计数法，比较法，在这采用计数法；计数法分为普通计数法与等精度计数法，本设计用普通计数法，即只对输入信号计数。而等精度计数法，分别对输入信号与基准频率信号计数，对基准频率无严格要求，只需给一个合理的计数脉冲宽度进行计数即可（至少大于输入信号的一个脉冲），采用公式fcn1=f2n2得出待测频率为fc=f2n2n1 由于其测量精度较高，本设计就不采用了。2原理论证1计数模块采用八个十进制计数器串联构成，为了使下一个计数器能够在上一个计数器第十个计数脉冲的上升沿计数，计数器与计数器之间用非门串联。可用的十进制计数器有：74LS

5、90,74LS196,74LS390(双十进制计数器），还可以利用16进制计数器进行改造，方法很多。为了方便连接同时节省资源采用十进制计数器DM74LS90N。2输入模块分为两个部分放大模块与波形整形模块。放大模块可采用同相或反相放大器即可，整形模块可采用用非门构成的施密特触发器或专用施密特触发器芯片，或采用NE555构成的施密特触发器，其稳定度较高，从而产生出方波信号故采用NE555.3时序控制模块可用单片机控制也可用基本的门电路或者用集成芯片搭建，为了成本及简便使用了一个16进制计数器，和由双输入与非门构成的RS触发器与若干非门构成。4分频模块对12MHz晶振进行12分频，然后再进行若干1

6、0分频分别得到若干频率的频率基准信号，晶振电路采用典型的晶振电路构成。5数码管显示模块由两4位数码管，一个锁存器，一位选高速扫描信号构成，高速扫描信号有一个十进制计数器与一个移位寄存器构成。四 设计原理设计框图：数码管驱动显示时序控制输入模块计数模块分品模块1时序控制单元：DM7493AN是一个16进制计数器，SN74154N是一个输出为16位的移位寄存器，右边是两个由双输入与非门构成的RS触发器，将LOCK输入触发器输入端与10，11脚相连在第十个计数脉冲产生一个锁存信号，用来锁存数码管输入，以防止显示混乱，将CLR的输入端与13，14脚相连在13个秒冲周期完成技术的清零，以准备下次检测频率

7、。2输入模块：由同相放大器与NE555搭建的施密特触发器构成其中同相放大器模块Vo=Ri+RfRi=100+1000100=11施密特触发器模块CVOLT接0.01uf电容起滤波作用，用以提高参考电压的稳定性3 分频模块:对12MHz的晶振先进行12分频得到1MHz频率信号，再对1MHz信号进行连续的10分频，分别得到1KHz,100Hz,10Hz,1Hz,0.1Hz的基准频率信号。4数码管驱动显示模块：数码管的位扫描模块由移位寄存器与8进制输出计数成，CLK输入设为5KHz,利用人眼的视觉暂留原理，即可完成视觉上的同时显示5八位十进制计数器模块：6顶层原理图：7.原件清单：8 PCB图（未布线）9.误差分析：数字测频结果在闸门T内通过的脉冲个数N与T之比几所测频率为:f