第4章存储器-2

1、1第第4章章存储器存储器 本次课学习内容及要求本次课学习内容及要求l掌握掌握存储器容量扩充及与存储器容量扩充及与CPU的连接方法的连接方法l了解了解提高主存访问速度的途径提高主存访问速度的途径 l 熟悉熟悉Cache基本原理及其应用基本原理及其应用l本章小结本章小结及及课堂练习课堂练习l运算器、存储器运算器、存储器实验操作安排实验操作安排2第第4章章 4.2.5 存储器与存储器与CPU的连接的连接1.存储容量的扩展存储容量的扩展l多字一位存储芯片：如多字一位存储芯片：如 8K1位位l多字多位存储芯片：如多字多位存储芯片：如 8K16位位 单个芯片容量和字长有限，组成一个大容单个芯片容量和字长有

2、限，组成一个大容量定字长存储器模块，需采用多片在字向和位量定字长存储器模块，需采用多片在字向和位向进行扩展。向进行扩展。 所需芯片数存储器总容量所需芯片数存储器总容量/芯片容量芯片容量 3第第4章章 （1）位扩展）位扩展 芯片字长不满足要求，需位扩展。芯片字长不满足要求，需位扩展。 如：如：1K4位组成位组成1K8位位RAM，有，有10根根地址线和地址线和4根数据线。根数据线。l10根地址线满足存储单元数量要求。根地址线满足存储单元数量要求。l4根数据线不满足存储位数要求，需位扩展。根数据线不满足存储位数要求，需位扩展。l每片数据每片数据4位，需两片形成位，需两片形成8位。位。4 2片片1K4

3、位存储芯片组成位存储芯片组成1K 8位存储器位存储器10根地址线根地址线8根数据线根数据线DDD0479AA021142114CSWEP92 图图4.32第第4章章5第第4章章 （2）字扩展）字扩展 芯片每单元位数满足系统要求，但存储芯片每单元位数满足系统要求，但存储字数（容量）不够，需字扩展。字数（容量）不够，需字扩展。如：用如：用1K8芯片组成芯片组成2K8存储器存储器l 1K扩充为扩充为2K字扩展。字扩展。l 需需2个芯片。个芯片。6 2片片1K8位存储芯片组成位存储芯片组成2K8位存储器位存储器11根地址线根地址线8根数据线根数据线1K 8 8位位1K 8 8位位D7D0WEA1A0A

4、9CS0A10 1CS1第第4章章P93 图图4.347第第4章章 （3）字位同时扩展）字位同时扩展 芯片容量和位数都不满足系统要求。芯片容量和位数都不满足系统要求。 如：如：1K4组成组成2K8的的RAM，需字位同时扩展。，需字位同时扩展。l位扩展位扩展，两个芯片为一组，形成，两个芯片为一组，形成1K8位存储器。位存储器。l字扩展，字扩展，需两组共需两组共4片。片。 RAM寻址寻址2KB需需11根地址线，各组芯片根地址线，各组芯片10根地根地址线直接与地址总线址线直接与地址总线A9A0连接用做组内寻址，连接用做组内寻址，还需一根地址线还需一根地址线A10作组间寻址。作组间寻址。 8字位同时扩

5、展示意图字位同时扩展示意图组组1是存储体前是存储体前1K单元，组单元，组2是存储体后是存储体后1K单元单元9 2. 存储器与存储器与CPU的连接的连接 （1）地址线连接）地址线连接（2）数据线连接）数据线连接（3）读）读/写命令线连接写命令线连接（4）片选线连接）片选线连接（5）合理选择存储芯片）合理选择存储芯片（6）其他：时序、负载）其他：时序、负载第第4章章10 例题分析：例题分析：P94例例4.1 （1）CPU：16条地址线，条地址线，8条数据线条数据线（2）主存空间）主存空间 系统区：系统区：6000H67FFHROM 用户区：用户区：6800H6BFFHRAM（3）RAM: 1K4，

6、 4K8， 8K8 ROM: 2K8， 4K8， 8K8（4）选择芯片，画出系统连接图）选择芯片，画出系统连接图第第4章章11（1）写出对应二进制地址码）写出对应二进制地址码（2）确定芯片的数量及类型）确定芯片的数量及类型 系统区、用户区系统区、用户区0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K81K8RAM用户区：用户区：2片片1

7、K4ROM系统区：系统区：1片片2K8第第4章章6000H67FFH6800H6BFFH12（3）分配）分配CPU地址线地址线A10 A0 接接 2K 8位位 ROM 的地址线的地址线A9 A0 接接 1K 4位位 RAM 的地址线的地址线（4）确定片选信号）确定片选信号：Y4-ROM；Y5、A10-2片片RAMC B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1

8、1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM剩余高位地址剩余高位地址为片选信号为片选信号13 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WRP96:图图4.37 例例 4.1 CPU与存储器的连接与存储器的连接访存访存控制控制74138译码器译码器与门与门144.2.7 提高访存速度的措施提高访存速度的措施（1）采用层次结构）采用层次结构 Cache 主存主存（3）调整主存结构）调整主存结构 单体多字，多体并行单体多字，多体并行

9、（2）采用高速器件）采用高速器件 SDRAM，RDRAM，CDRAM第第4章章151. 单体多字系统单体多字系统 W位位W位位W位位W位位W位位 地址寄存器地址寄存器 主存控制器主存控制器. . . . . . 单字长寄存器单字长寄存器 数据寄存器数据寄存器 存储体存储体 增加存储器带宽增加存储器带宽 第第4章章162. 多体并行系统多体并行系统高位交叉顺序编址高位交叉顺序编址 M0M1M2M3体内地址体内地址体号体号体号体号地址地址00 000000 000100 111101 000001 000101 111110 000010 000110 111111 000011 000111 1

10、111第第4章章17存储器控制部件：存储器控制部件：易发生代码易发生代码丢失的请求丢失的请求源，优先级源，优先级最高最高严重影响严重影响 CPU工作的请求源，工作的请求源，给予给予 次高次高 优先级优先级控制线路控制线路排队器排队器 节拍节拍发生器发生器QQCM来自各个请求源来自各个请求源 主脉冲主脉冲存控标记存控标记 触发器触发器P106 图图4.46第第4章章183.高性能存储芯片高性能存储芯片（1）SDRAM （同步（同步 DRAM）l在系统时钟的控制下进行读出和写入；在系统时钟的控制下进行读出和写入；lCPU无须等待。无须等待。（2）RDRAMl由由 Rambus开发，主要解决存储器带

11、宽问题。开发，主要解决存储器带宽问题。 （3）带带 Cache的的DRAM l在在DRAM芯片内集成由芯片内集成由SRAM组成的组成的Cache，有利于猝发式读取。有利于猝发式读取。第第4章章194.3 高速缓冲存储器高速缓冲存储器 4.3.1 Cache基本原理基本原理l 提高提高CPU访问存储器速度，减少访问存储器速度，减少CPU等待时间。等待时间。l 把当前最活跃程序或数据（把当前最活跃程序或数据（程序访问的局部性原理）程序访问的局部性原理）从主存调入从主存调入Cache，供，供CPU随时使用，大大减少随时使用，大大减少CPU访问主存次数。访问主存次数。l Cache功能由硬件实现，功能

12、由硬件实现，CPU不仅与不仅与Cache相连，相连，和主存间也保持通路。和主存间也保持通路。第第4章章20第第4章章Cache和主存与和主存与CPU的关系的关系 21 Cache 基本基本 逻辑逻辑 结构结构第第4章章块地址块内地址块地址变换替换逻辑块地址块内地址Cache存储器读写控制主存CPU读主存地址：未命中命中22Cache工作原理示意图工作原理示意图23Cache的读写操作的读写操作l写直达法写直达法主存主存Cache单元和主存中相应单单元和主存中相应单元同时被修改。元同时被修改。l写回法写回法只修改只修改Cache单元内容，同时用一单元内容，同时用一个标志位作为标志，当有标志位的信

13、息块从个标志位作为标志，当有标志位的信息块从Cache中移去时再修改相应主存单元，把修改中移去时再修改相应主存单元，把修改信息一次写回。信息一次写回。第第4章章244.3.2 Cache主存地址映射主存地址映射1.直接映射直接映射每个主存块仅与一个缓存块对应，每个主存块仅与一个缓存块对应，简单、快速，但不够灵活。简单、快速，但不够灵活。2.全相联映射全相联映射主存每一字块可映射到任一缓主存每一字块可映射到任一缓存块，灵活、命中率高，速度较慢。存块，灵活、命中率高，速度较慢。3.组相联映射组相联映射介于全相连和直接映射之间，介于全相连和直接映射之间，可增加命中率和系统效率。可增加命中率和系统效率

14、。第第4章章254.3.3 替换策略替换策略l先进先出算法（先进先出算法（FIFO）把最早进入把最早进入Cache的信息块替换掉，只考虑历史，没反映信息使的信息块替换掉，只考虑历史，没反映信息使用情况，命中率不高。用情况，命中率不高。l近期最少使用算法（近期最少使用算法（LRU）把最近使用最把最近使用最少的信息块替换掉，命中率较高，是一种推测少的信息块替换掉，命中率较高，是一种推测算法。算法。l随机法：随机法：随机确定被替换的块。随机确定被替换的块。第第4章章4.4 辅助存储器辅助存储器自学（一般了解）自学（一般了解）26本章小结本章小结l存储器是存储器是信息存储和交流中心信息存储和交流中心，

15、CPU自动从自动从存储器中取指令并执行操作。存储器中取指令并执行操作。l计算机每完成一条指令至少要执行一次计算机每完成一条指令至少要执行一次访问访问存储器操作存储器操作，并把结果保存在存储器中。，并把结果保存在存储器中。l主存一般采用主存一般采用半导体存储器半导体存储器，容量大、存取，容量大、存取速度快、体积小、功耗低、集成度高、价格速度快、体积小、功耗低、集成度高、价格便宜。便宜。第第4章章27lROM可读取信息但不能重新写入，保存固定可读取信息但不能重新写入，保存固定程序和数据。分程序和数据。分ROM、PROM、EPROM、E2PROM等。等。lRAM中信息可读可写，断电后信息丢失。中信息

16、可读可写，断电后信息丢失。SRAM速度快，但集成度低；速度快，但集成度低；DRAM是主存是主存常用芯片，利用电容保存信息，隔一定时间常用芯片，利用电容保存信息，隔一定时间须对须对DRAM刷新刷新。第第4章章28l用芯片构成存储器，其用芯片构成存储器，其容量扩展方法容量扩展方法有位扩有位扩展、字扩展和字位扩展。展、字扩展和字位扩展。l层次化存储系统层次化存储系统由由CPU寄存器、高速缓冲、寄存器、高速缓冲、主存和辅存构成。主存和辅存构成。lCache用于弥补用于弥补CPU与主存在速度上的差异，与主存在速度上的差异，有直接、全相联和组相联有直接、全相联和组相联3种地址映射方式。种地址映射方式。 第

17、第4章章29课堂练习题解析课堂练习题解析一、单项选择题一、单项选择题1. 计算机中的存储器系统是指（计算机中的存储器系统是指（ ）。）。 A. RAM存储器存储器 B. ROM存储器存储器 C. 主存储器主存储器 D. 主存储器和外存储器主存储器和外存储器2. 下列存储器中，下列存储器中，CPU可直接访问的是（）。可直接访问的是（）。 A. 主存储器主存储器 B. 磁盘磁盘 C. 磁带磁带 D. 光盘光盘第第4章章303. 存储单元是指（存储单元是指（ ）。）。 A. 存放一个二进制信息位的存贮元存放一个二进制信息位的存贮元 B. 存放一个机器字的所有存贮元集合存放一个机器字的所有存贮元集合

18、C. 存放一个字节的所有存贮元集合存放一个字节的所有存贮元集合 D. 存放两个字节的所有存贮元集合存放两个字节的所有存贮元集合4. 半导体存储器半导体存储器SRAM的特点是（）。的特点是（）。 A. 在工作过程中，存储内容保持不变在工作过程中，存储内容保持不变B. 在断电后信息仍能维持不变在断电后信息仍能维持不变C. 不需动态刷新不需动态刷新D. 芯片内部有自动刷新逻辑芯片内部有自动刷新逻辑315. 某某SRAM芯片，存储容量为芯片，存储容量为64K16位，该位，该芯片的地址线和数据线条数各为（芯片的地址线和数据线条数各为（ ）。）。 A. 64，16 B. 16，64 C. 64，8 D.

19、16，166.为了解决存储器容量不足的问题，可选择以为了解决存储器容量不足的问题，可选择以下（下（ ）结构。）结构。 A. 单体多字单体多字 B.多体并行多体并行 C. Cache主存主存 D. 主存辅存主存辅存第第4章章32二、填空题二、填空题1. 对计算机存储器系统的总体性能要求对计算机存储器系统的总体性能要求是是 、 、 ；为解决这三；为解决这三方面的矛盾，计算机采用方面的矛盾，计算机采用 体系结体系结构。构。2. 广泛使用的广泛使用的 和和 都是半都是半导体随机存储器。前者速度比后者导体随机存储器。前者速度比后者 ，但但 不如后者高。不如后者高。第第4章章333. 为保证信息的稳定，为

20、保证信息的稳定，DRAM与与SRAM相比，相比，其最大特点是其最大特点是 。4. Cache称为称为 存储器，是为了解决存储器，是为了解决CPU和主存之间和主存之间 不匹配而采用的不匹配而采用的一项重要硬件技术。一项重要硬件技术。5. 程序访问的程序访问的 为为Cache的引入提供的引入提供了理论依据。了理论依据。第第4章章34l 实验系统简介实验系统简介 参见参见实验指导文档实验指导文档l 运算器实验安排运算器实验安排l 存储器实验安排存储器实验安排实验安排实验安排运算器及存储器实验运算器及存储器实验 35实验安排实验安排EL-JY-II型计算机组成原理实验系统基板布局型计算机组成原理实验系

21、统基板布局 36实验安排实验安排EL-JY-II型计算机组成原理实验系统型计算机组成原理实验系统CPU板布局板布局 37实验内容实验内容实验实验1：基本算术逻辑运算实验：基本算术逻辑运算实验一、实验目的一、实验目的1. 掌握简单运算器的数据传送通路；掌握简单运算器的数据传送通路；2. 掌握运算器的组成及工作原理；掌握运算器的组成及工作原理；3. 了解了解74LS181组合功能，熟悉运算器执行组合功能，熟悉运算器执行算术和逻辑操作的具体实现过程；算术和逻辑操作的具体实现过程；4. 验证带进位控制的验证带进位控制的74LS181的功能。的功能。38实验内容实验内容实验实验1 基本算术逻辑运算实验基本算术逻辑运算实验二、预习要求二、预习要求1. 复习实验所用各种数字集成电路性能复习实验所用各种数字集成电路性能及工作原理；及工作原理；2. 预习实验指导，熟悉实验步骤及应注预习实验指导，熟悉实验步骤及应注意事项。意事项。39实验实验2 移位运算实验移位运算实验一、实验目的一、实验目的1. 掌握移位控制的功能及工作原理；掌握移位控制的功能及工作原理；2. 输入数据，利用移位寄存器进行移位；输入数据，利用移位寄存器进行移位；3. 验证移位运算控制的组合功能及实现方法；验证移位运算控制的组合功能及实现方法；4. 熟悉带进位控制的算术逻辑运