微机原理ch2-3

1、4:321A19 A16AD15AD04:32:0654:32:0664:32:077A19 A16AD15AD0CLKTMOV AX, BX;INAL, DX 有关信号有关信号地址：地址：A19A16，A15A8，A7A0数据：数据：AD15AD0控制：控制：IO/M，ALE，RD，DT/R，DEN，READY外外设设端端口口DB 数数据据线线IO/M+RD+AB存存储储器器RAMDB 数数据据线线IO/M+RD+AB读存储器单元读存储器单元 存储器读操作存储器读操作 1）T1周期周期 M/IO信号：从存储器读还是从信号：从存储器读还是从I/O设备中读数据；设备中读数据； AD15-AD0、

2、A19/S6-A16/S3：确定：确定20位地址；位地址； /BHE：选择奇地址存储体选择：选择奇地址存储体选择; ALE：地址锁存信号，以使地址：地址锁存信号，以使地址/数据线分开。数据线分开。 2）T2状态状态 A19/S6-A16/S3：出现：出现S6-S3状态信号。决定段寄存器、状态信号。决定段寄存器、 IF状态、状态、8086CPU是否连在总线上。是否连在总线上。 AD15-AD0：高阻状态。：高阻状态。 /RD：由高电平变为低电平，开始进行读操作。：由高电平变为低电平，开始进行读操作。 /DEN：变低电平，启动收发器：变低电平，启动收发器8286，做好接收数据，做好接收数据 的准备

3、。的准备。存储器读操作存储器读操作3）T3状态状态 若存储器或若存储器或I/O端口已做好发送数据准备，则在端口已做好发送数据准备，则在T3状态期间将数据放到数状态期间将数据放到数据总线上，在据总线上，在T3结束时，结束时，CPU从从AD15-AD0上读取数据上读取数据。4）TW状态状态 在在T3状态，存储器或外设没有准备好数据，不能在状态，存储器或外设没有准备好数据，不能在T3状态将数据放到总线状态将数据放到总线上，使上，使READY=0，则，则CPU在在T3和和T4之间插入一个或几个之间插入一个或几个TW状态，直到数据状态，直到数据准备好准备好READY=1为止。为止。TW状态时总线的动作与

4、状态时总线的动作与T3时相同。时相同。5）T4状态状态 CPU对数据总线进行采样，读出数据。对数据总线进行采样，读出数据。 CPU从存储器或从存储器或I/O设备读数据的时序如下页所示：设备读数据的时序如下页所示：CLKT1T2T3、TWT4M/IOA19/S6-A16/S3A19-A16/BHE/S7/BHES7-S3ALEREADYAD15-AD0地址输出地址输出数据输出数据输出/RDDT/R/DENCPU从存储器或从存储器或I/O端口读取数据的时序端口读取数据的时序4:32:0921 MOV BX, AXOUT DX, AL 有关信号：有关信号：地址：地址：A1916，AD15AD0数据：

5、数据：AD15AD0控制：控制：M/(IO)IO)，ALE，WR，DT/R，DEN，READY存存储储器器RAMDB 数数据据线线写存储写存储器单元器单元M/IO+WR+AB外外设设端端口口DB 数数据据线线写某外写某外设端口设端口M/IO+WR+AB 存储器写操作存储器写操作1）T1状态状态M/IO信号：对存储器写还是对信号：对存储器写还是对I/O设备中写数据；设备中写数据；AD15-AD0、A19/S7-A16/S3：确定：确定20位地址；位地址；/BHE：选择奇地址存储体选择。：选择奇地址存储体选择。ALE：地址锁存信号，以使地址：地址锁存信号，以使地址/数据线分开。数据线分开。DT/R

6、：高电平，指示收发器：高电平，指示收发器8286发送数据，写操作。发送数据，写操作。2）T2状态状态 A19/S6-A16/S3：出现：出现S6-S3状态信号。决定段寄存器、状态信号。决定段寄存器、 IF状态、状态、8086CPU是否连在总线上。是否连在总线上。 AD15-AD0：发出：发出16位数据。位数据。 /WR：由高电平变为低电平，开始进行写操作。：由高电平变为低电平，开始进行写操作。 /DEN：变低电平，启动收发器：变低电平，启动收发器8268，做好发送数据的，做好发送数据的 准备。准备。23存储器写操作存储器写操作3）T3状态状态 若存储器或若存储器或I/O端口已做好接收数据准备，

7、则在端口已做好接收数据准备，则在T3状态期间将数据放到数据状态期间将数据放到数据总线上，在总线上，在T3结束时，结束时，CPU将将AD15-AD0上数据写入到存储器或上数据写入到存储器或I/O设备中。设备中。4）TW状态状态 在在T3状态，存储器或外设没有准备好接收数据，使状态，存储器或外设没有准备好接收数据，使READY=0，则，则CPU在在T3和和T4之间插入一个或几个之间插入一个或几个TW状态，直到设备准备好状态，直到设备准备好READY=1为止。为止。5）T4状态状态 在在T4状态，数据从数据总线上被撤除，各种控制信号和状态信号进入无效状状态，数据从数据总线上被撤除，各种控制信号和状态

8、信号进入无效状态，态，CPU完成了对存储器或完成了对存储器或I/O设备的写操作。设备的写操作。CLKT1T2T3、TWT4M/IOA19/S6-A16/S3A19-A16/BHE/S7/BHES7-S3ALEREADYAD15-AD0地址输出地址输出数据输出数据输出/WRDT/R/DENCPU往存储器或往存储器或I/O端口写数据的时序端口写数据的时序0段段1段段15段段段基址 偏移地址地址加法器物理地址或或代码段代码段数据段数据段堆栈段堆栈段4:32374:3238从偶地址开始读从偶地址开始读/写一个字写一个字从奇地址单元读从奇地址单元读/写一个字节写一个字节从偶地址单元读从偶地址单元读/写一个字节写一个字节无效无效从奇地址开始读从奇地址开始读/写一个字，写一个字，CPU自动分两次完成。自动分两次完成。若字单元地址从偶地址偶地址开始，只需访问一次存储器一次存储器若字单元地址从奇地址奇地址开始，要访问两次存储器两次存储器 D7D0D15D8 D7D0奇地址存储体奇地址存储体SEL A19A1