第4讲 有源器件的选型

1、第一层第一层 有源器件的选型和印制板设有源器件的选型和印制板设计计翟翟 丽丽北京理工大学电动车辆工程技术中心北京理工大学电动车辆工程技术中心 68915202 68915202 在进行电磁兼容设计时，可根据所采取的措施在实现电在进行电磁兼容设计时，可根据所采取的措施在实现电磁兼容时的重要性，分层依次进行设计。磁兼容时的重要性，分层依次进行设计。 第一层为有源器件的选型和印制板设计。第一层为有源器件的选型和印制板设计。 第二层为接地设计。第二层为接地设计。 第三层为屏蔽设计。第三层为屏蔽设计。 第四层为滤波设计和瞬态骚扰抑制第四层为滤波设计和瞬态骚扰抑制. 并且在每一层进行接地、屏蔽和滤波的综合

2、设计和软件抗并且在每一层进行接地、屏蔽和滤波的综合设计和软件抗骚扰。这称为骚扰。这称为“分层与综合设计法分层与综合设计法”。电磁兼容设计的方法电磁兼容设计的方法 产品产品EMC设计设计,需要在不同级别需要在不同级别上实现上实现.包括包括:元器件元器件,部件级部件级,PCB级级,模模块级块级,产品级产品级,集成系统级集成系统级. 解决元器件解决元器件,部件级部件级,PCB级的级的EMC问题问题,终究比解决模块级终究比解决模块级,产品级产品级,集成系统级更容易集成系统级更容易,更有效更有效,成本更低成本更低. 在电子设备或系统的在电子设备或系统的EMC设计中设计中,关键是有关键是有源器件的正确选型

3、和印制电路板源器件的正确选型和印制电路板(PCB)设计。设计。 它是分层与综合设计法的第一层。它是分层与综合设计法的第一层。 越接近越接近EMI源和敏感源源和敏感源,实现实现EMC所需成所需成本就越低本就越低,效果越好效果越好.芯片是主要的芯片是主要的EMI源和敏源和敏感源感源,深入了解这个机理深入了解这个机理,掌握芯片的封装类型掌握芯片的封装类型,偏置电压和工艺技术偏置电压和工艺技术,准确选择芯片准确选择芯片,是是EMC设计的首要步骤设计的首要步骤. 一、有源器件的敏感度特性与发射特性一、有源器件的敏感度特性与发射特性 1. 1. 电磁敏感度特性电磁敏感度特性 模拟器件的模拟器件的灵敏度灵敏

4、度和和带宽带宽是评价是评价电磁敏感度特性电磁敏感度特性最最 重要的参数，灵敏度越高，带宽越大，抗扰度越差重要的参数，灵敏度越高，带宽越大，抗扰度越差模拟器件模拟器件: 带内带内敏感度特性取决于敏感度特性取决于灵敏度和带宽灵敏度和带宽; 带外带外敏感度特性用敏感度特性用带外抑制特性表示带外抑制特性表示.逻辑器件逻辑器件: 带内带内敏感度特性敏感度特性 取决于取决于噪声容限噪声容限或或噪声噪声抗扰度抗扰度;噪声容限即叠加在输入信号上的噪声最大允许值噪声容限即叠加在输入信号上的噪声最大允许值， 带外带外敏感度特性用敏感度特性用带外抑制特性带外抑制特性表示表示.噪声抗扰度为：噪声抗扰度为：）（）典型输

5、出翻转电压（）直流噪声容限（噪声抗扰度%VV各种逻辑器件族单个门的典型特性各种逻辑器件族单个门的典型特性 集成电路电磁兼容试验标准集成电路电磁兼容试验标准: IEC61967 集成电路电磁发射集成电路电磁发射 IEC62132 集成电路电磁抗扰度集成电路电磁抗扰度 IEC62132标准：集成电路电磁抗扰度标准：集成电路电磁抗扰度 包括以下包括以下5部分：部分： 1， 通用条件和定义；通用条件和定义； 2，辐射抗扰度测量方法，辐射抗扰度测量方法-横电磁波室法（横电磁波室法（TEMCell）；）； 3，传导抗扰度测量方法，传导抗扰度测量方法-电流注入法（电流注入法（BCI）；）； 4，传导抗扰度测

6、量方法，传导抗扰度测量方法-直接激励注入法（直接激励注入法（DPI）；）； 5，传导抗扰度测量方法，传导抗扰度测量方法-WFC（Workbench Faraday Cage）法。）法。 2.2.电磁发射特性电磁发射特性 电子噪声主要来自设备内部的元器件。电子噪声主要来自设备内部的元器件。 包括热噪声、散弹噪声、包括热噪声、散弹噪声、1/f1/f噪声和天线噪声等噪声和天线噪声等 逻辑器件的电磁骚扰发射包括传导骚扰和辐射骚扰逻辑器件的电磁骚扰发射包括传导骚扰和辐射骚扰 * * 传导骚扰传导骚扰可通过电源线、信号线、接地线等可通过电源线、信号线、接地线等金属导线传输；金属导线传输； * * 辐射骚扰

7、辐射骚扰可由器件辐射或通过充当天线的互可由器件辐射或通过充当天线的互连线进行辐射。连线进行辐射。 l 辐射发射与辐射发射与f 2成正比成正比,传导发射与传导发射与 f 成正比成正比. 凡是有骚扰电流经过的导线都会产生辐射凡是有骚扰电流经过的导线都会产生辐射 发射发射 逻辑器件是一种骚扰发射较强的最常见逻辑器件是一种骚扰发射较强的最常见的宽带骚扰源的宽带骚扰源.器件翻转时间器件翻转时间 tr 越短，对应越短，对应逻辑脉冲所占频谱越宽。逻辑脉冲所占频谱越宽。 BW=1/ tr 实际辐射频率范围可能达到实际辐射频率范围可能达到BW的十倍的十倍以上以上. 在保证电路性能要求的前提下在保证电路性能要求的

8、前提下,应尽量选应尽量选用用tr长长,功耗低功耗低,集成度高的逻辑器件集成度高的逻辑器件.二、二、I 噪声电流和瞬态负载电流是传导骚扰噪声电流和瞬态负载电流是传导骚扰和辐射骚扰的初始源和辐射骚扰的初始源1. I 噪声电流的产生和危害 当数字集成电路在加电工作时，它内部的门电路将当数字集成电路在加电工作时，它内部的门电路将会发生会发生“0”和和“1”的变换。在变换的过程中，该门电路的变换。在变换的过程中，该门电路中的晶体管中的晶体管 将发生导通和截止状态的转换，会有电流从将发生导通和截止状态的转换，会有电流从所接电源流入门电路，或从门电路流入地线，这个变化所接电源流入门电路，或从门电路流入地线，

9、这个变化的电流就是的电流就是I噪声的初始源，亦称为噪声的初始源，亦称为I噪声电流。噪声电流。 由于电源线和地线存在一定的引线电感，电流的变由于电源线和地线存在一定的引线电感，电流的变化将通过感阻抗引起尖峰电压，并引发其电流电压的波化将通过感阻抗引起尖峰电压，并引发其电流电压的波动，这个电源电压的变化就是动，这个电源电压的变化就是I噪声电压，会引起误操噪声电压，会引起误操作作. I噪声电压和噪声电压和I噪声电流会产生电场和磁场噪声电流会产生电场和磁场,其最高其最高频率就是发射带宽频率就是发射带宽.所以所以,引线电感引线电感是产生传导骚扰和辐射是产生传导骚扰和辐射骚扰的根源。骚扰的根源。1、I噪声

10、电流噪声电流 在导通状态和截止状态转换期间在导通状态和截止状态转换期间(tr(tr期间期间),),会有大的电流涌动从电源流入门电会有大的电流涌动从电源流入门电路路, ,或由门电路流入地线或由门电路流入地线. .使电源线或地线使电源线或地线上的电流发生瞬变上的电流发生瞬变, ,这个瞬变电流即这个瞬变电流即I噪噪声电流。声电流。 设： I=4mA，tr=2ns, L=500nH(p47)则： 1 3 CS 2 4 L VnsmAnHdtLdiV124500/Vcc噪声电压不仅引起了传导和辐射发射，还造成电路的误噪声电压不仅引起了传导和辐射发射，还造成电路的误动作，要想减少噪声电压的幅度，需要减小地

11、线电感。动作，要想减少噪声电压的幅度，需要减小地线电感。 设驱动线对地电容与驱动门输入电容之和为设驱动线对地电容与驱动门输入电容之和为Cs，平，平时被充电，其值为电源电压。门时被充电，其值为电源电压。门1由高电位翻转为低电位时由高电位翻转为低电位时， 放电电流即：放电电流即： 当典型输出翻转电压为当典型输出翻转电压为3.5V，翻转时间为，翻转时间为3ns时，设时，设单面单面 板上驱动线长度为板上驱动线长度为5cm，门电路共，门电路共5个端口，每个端口个端口，每个端口输输 入电容为入电容为510-12 f/门，则瞬态负载电流为：门，则瞬态负载电流为： IL=（5cm0.3pF/cm+55pF/门

12、）门）3.5V/3ns=30mA 3. 瞬态负载电流瞬态负载电流IL与与I噪声电流的复合噪声电流的复合2.瞬态负载电流瞬态负载电流 很高的开关速度和存在引线电感及驱动线对地电很高的开关速度和存在引线电感及驱动线对地电容容，产生很高的，产生很高的瞬态电压和电流瞬态电压和电流，它们是，它们是传导骚传导骚扰和辐射骚扰扰和辐射骚扰的初始源。的初始源。 克服办法：克服办法：减小电感、电容、噪声电流、翻转电压，增加减小电感、电容、噪声电流、翻转电压，增加dt；应优选多层板，尽可能减小引线电感；应优选多层板，尽可能减小引线电感；减小驱动线对地分布电容和驱动门输入电容；减小驱动线对地分布电容和驱动门输入电容；

13、正确选择信号参数和脉冲参数；正确选择信号参数和脉冲参数；安装去耦电容，是抑制噪声电流的一种方法。安装去耦电容，是抑制噪声电流的一种方法。三、去耦电容对三、去耦电容对I I噪声电流的抑制作用噪声电流的抑制作用 选择安装去耦电容可提供一个动态电流源选择安装去耦电容可提供一个动态电流源, ,以补偿逻辑器件工作时所产生的以补偿逻辑器件工作时所产生的I I噪声电噪声电流流, ,防止造成电源电压和地电位的波动。将去防止造成电源电压和地电位的波动。将去耦电容安装在芯片封装内可以有效控制耦电容安装在芯片封装内可以有效控制EMIEMI并并提高信号完整性。提高信号完整性。 电容可分为电容可分为去耦电容去耦电容、旁

14、路电容旁路电容和和容纳电容纳电容容三类。三类。 去耦电容去耦电容用来滤除高速器件在电源板上引用来滤除高速器件在电源板上引起的骚扰电流，为器件提供一个局域化的直起的骚扰电流，为器件提供一个局域化的直流，还能减低印制电路中的电流冲击的峰值。流，还能减低印制电路中的电流冲击的峰值。 旁路电容旁路电容能消除印制板上的高频辐射噪声能消除印制板上的高频辐射噪声, ,又称为整体去耦电容又称为整体去耦电容. .一般为去耦电容量的一般为去耦电容量的1010倍以上倍以上. . 容纳电容容纳电容则配合去耦电容滤除则配合去耦电容滤除I I噪声。噪声。a)去耦电容的典型位置去耦电容的典型位置b)推荐的去耦电容的位置推荐

15、的去耦电容的位置 去耦电容的位置去耦电容的位置去耦电容抑制作用的破坏去耦电容抑制作用的破坏 当当CMOSCMOS器件工作于较低速率时，器件工作于较低速率时，I I噪声电流噪声电流的能量主要集中于较低频率，的能量主要集中于较低频率，CMOSCMOS器件工作速率器件工作速率提高以后，提高以后，I I噪声的能量也向高频扩展。噪声的能量也向高频扩展。 当当f100MHzf100MHz后后, ,去耦电容的引线电感与去耦电去耦电容的引线电感与去耦电容发生容发生谐振谐振, ,在高于谐振频率的范围等效为电感在高于谐振频率的范围等效为电感, ,极大地增大了电路中电源线地线系统的阻抗严重极大地增大了电路中电源线地

16、线系统的阻抗严重破坏了去耦电容对破坏了去耦电容对I I噪声的抑制作用。因此噪声的抑制作用。因此, ,去去耦电容的应用存在耦电容的应用存在局限性局限性. . 当当f100MHzf100MHz后后, ,应采用应采用电源完整性方法电源完整性方法. .四、四、 掌握掌握IC设计和封装特性抑制设计和封装特性抑制EMI IC封装也是产生电磁骚扰的原因之一封装也是产生电磁骚扰的原因之一. IC封封装包括芯片装包括芯片,内部内部PCB以及焊盘以及焊盘.直接影响直接影响IC封装的封装的电容和电感电容和电感.目前目前,BGA(球栅阵列封装球栅阵列封装)具有最小的具有最小的电容和电感电容和电感.EMI可抑制到最小可

17、抑制到最小. 随着全球随着全球IC技术的发展技术的发展,封装已进步到封装已进步到CSP(Chip Size Package),已做到裸芯片有多大已做到裸芯片有多大,封装封装就多大就多大. 封装是指安装半导体集成电路芯片用的外壳封装是指安装半导体集成电路芯片用的外壳,它不仅起着安它不仅起着安放放,固定固定,密封密封,保护芯片和增强电热性能的作用保护芯片和增强电热性能的作用,而且还是沟通芯而且还是沟通芯片内部世界与外部电路的桥梁片内部世界与外部电路的桥梁-芯片上的接点用导线连接到封装芯片上的接点用导线连接到封装外壳的引脚上外壳的引脚上,这些引脚又通过印制板上的导线与其它器件建立这些引脚又通过印制板

18、上的导线与其它器件建立连接连接.衡量一个芯片封装技术先进与否的重要指标是衡量一个芯片封装技术先进与否的重要指标是芯片面积与芯片面积与封装面积之比封装面积之比,这个比值越接近这个比值越接近1越好越好.封装技术已经历了好几代封装技术已经历了好几代的变迁的变迁:一, DIP(Dual In-line Package)封装: 70年代流行的双列直插封装,其芯片面积/封装面积=1:8.6,离1相差很远,说明封装效率很低.二, 芯片载体封装 :80年代出现了芯片载体封装,有陶瓷无引线芯片载体LCCC(LeadlessCeramicChipCarrier),塑料有引线芯片载体PLCC(Plastic Lea

19、ded Chip Carrier),小尺寸封装SOP(Small Outline Package),塑料四边引出扁平封装PQFP(Plastic Quad Flat Package).芯片面积/封装面积=1:7.8 一）、双列直插封装一）、双列直插封装-DIP (Dual In-line Package) 特点特点常见封装方法，可以插入插座中常见封装方法，可以插入插座中(易于测试易于测试)，也可永久焊接到印刷电路板的小孔，也可永久焊接到印刷电路板的小孔上。上。70年代流行，有多层或单层陶瓷材料。芯片面积与封装面积的比值较小。年代流行，有多层或单层陶瓷材料。芯片面积与封装面积的比值较小。图示图示

20、 其他其他SDIP (Shrink DIP) 紧缩式双列直插封装，比常规紧缩式双列直插封装，比常规DIP针脚密度高针脚密度高PDIP (Plastics DIP) 塑料双列直插封装塑料双列直插封装,两管脚间距比常规小，俗称廋型两管脚间距比常规小，俗称廋型DIP二二).芯片载体封装芯片载体封装 为适应为适应SMT高密度的需要，集成电路的引线由两侧发展到四高密度的需要，集成电路的引线由两侧发展到四侧，这种在封装主体四侧都有引线的形式称为芯片载体侧，这种在封装主体四侧都有引线的形式称为芯片载体,通常通常有塑料及陶瓷封装两大类。有塑料及陶瓷封装两大类。(1)塑料有引线封装（塑料有引线封装（Plasti

21、c Leaded Chip Carrier）(简简称称:PLCC)引线形状：引线形状：J型型引线间距：引线间距：1.27mm引线数：引线数：18 - 84条条(2)陶瓷无引线封装（陶瓷无引线封装（Leadless Ceramic Chip Carrier）(简简称称:LCCC) 它的特点是：它的特点是： 无引线无引线 引出端是陶瓷外壳引出端是陶瓷外壳 四侧的镀金凹槽四侧的镀金凹槽 (常被称作：城堡式常被称作：城堡式)， 凹槽的中心距有凹槽的中心距有1.0mm、1.27mm两种。两种。3.方型扁平封装（方型扁平封装（Quad Flat Package） 它是专为小引线距（又称细间距）表面安装集成

22、电路而研制它是专为小引线距（又称细间距）表面安装集成电路而研制的。的。引线形状：引线形状： 带有翼型引线的称为带有翼型引线的称为QFP； 带有带有J型引线的称为型引线的称为QFJ。引线间距：引线间距： 0.65mm、0.5mm、 0.4mm、0.3mm、 0.25mm。引线数范围：引线数范围： 80500条。条。 三三). BGA封装封装 90年代随着集成技术的进步和深亚微米技术的使年代随着集成技术的进步和深亚微米技术的使用用,LSI,VLSI,ULSI相继出现相继出现,芯片集成度不断提高芯片集成度不断提高,对封装要对封装要求更加严格求更加严格,I/O引脚数急剧增加引脚数急剧增加,功耗也随之增

23、大功耗也随之增大.为满足发展为满足发展的需要的需要,在原有封装品种基础上在原有封装品种基础上,又增添了新的品种又增添了新的品种-球栅阵列球栅阵列封装简称封装简称BGA(Ball Grid Array Package).成为成为CPU南北桥等南北桥等VLSI芯片的高密度芯片的高密度,高性能高性能,多功能及高多功能及高I/O引脚封装的最佳选引脚封装的最佳选择择.芯片面积芯片面积/封装面积的比为封装面积的比为1:4四四). 面向未来的新的封装技术面向未来的新的封装技术 BGA封装比封装比QFP先进更比先进更比PGA好但它的芯片面积好但它的芯片面积/封装面积的比值仍很低封装面积的比值仍很低 . 199

24、4年年9月诞生了一种新的封月诞生了一种新的封装形式命名为芯片尺寸封装装形式命名为芯片尺寸封装,简称简称CSP(Chip Size Package或或ChipScale Package),芯片面积芯片面积/封装面积封装面积=1:1.1.也就是说也就是说,单个芯片有多大单个芯片有多大,封装尺寸就有多大。封装尺寸就有多大。4.球栅阵列封装球栅阵列封装 (Ball Grid Array)(简称简称:BGA) 集成电路的引线从封装主体的四侧又扩展到整个平面，集成电路的引线从封装主体的四侧又扩展到整个平面，有效地解决了有效地解决了QFP的引线间距缩小到极限的问题，被称为的引线间距缩小到极限的问题，被称为新

25、型的封装技术。新型的封装技术。 5.裸芯片组装裸芯片组装 随着组装密度和随着组装密度和IC的集成度的不断提高，为适应这种的集成度的不断提高，为适应这种趋势，趋势，IC的裸芯片组装形式应运而生，并得到广泛应用。的裸芯片组装形式应运而生，并得到广泛应用。 它是将大规模集成电路的芯片直接焊接在电路基板上，它是将大规模集成电路的芯片直接焊接在电路基板上，焊接方法有下列几种。焊接方法有下列几种。 板载芯片板载芯片(简称简称:COB) COB是将裸芯片直接粘在电路基板上，用引线键合是将裸芯片直接粘在电路基板上，用引线键合达到芯片与达到芯片与SMB的连接，然后用灌封材料包封，这种形的连接，然后用灌封材料包封

26、，这种形式主要用在消费类电子产品中。式主要用在消费类电子产品中。 当前当前,电子产品正朝着便携式、小型化、网络化和多媒体电子产品正朝着便携式、小型化、网络化和多媒体化方向发展，单位体积信息的提高化方向发展，单位体积信息的提高(高密度高密度)和单位时间处理和单位时间处理速度的提高速度的提高(高速化高速化)成为促进微电子封装技术发展的重要因成为促进微电子封装技术发展的重要因素。素。 在小型化方面，规格尺寸从在小型化方面，规格尺寸从 3216212516081005发展，目前最新出现的是发展，目前最新出现的是0603(长长0.6mm，宽，宽0.3mm)，体积，体积缩小为原来的缩小为原来的0.88%.。 集成化的元件可使集成化的元件可使Si效率效率(芯片面积芯片面积/基板面积基板面积)达到达到80%以上以上 . 微组装技术是微组装技术是90年代以来在半导体集成电路技术、混合年代以来在半导体集成电路技术、混合集成电路技术和表面组装技术集成电路技术和表面组装技术(SMT)的基础上的基础上 ,形成的高密度、形成的高密度、高速度、高可靠的三维立体机构的高级微电子组件技术。多高速度、高可靠的三维立体机构的高级微电子组件技术。多芯片组件芯片组件(MCM)就是当前微组装技术