单片机-08-并行扩展(冲突时的文件备份2015-11-17 00-59-45)

1、单片机扩展的意义单片机扩展的意义5151单片机内部资源单片机内部资源 4KB4KB程序存储器程序存储器 128B128B数据存储器数据存储器 4 4个个8 8位并行位并行I/OI/O接口接口够用吗？够用吗？8.1 8.1 并行系统扩展概述并行系统扩展概述 并行扩展：并行扩展：利用单片机的并行利用单片机的并行I/O接口进行扩展的技术接口进行扩展的技术 主要目的：主要目的：扩充扩充存储器容量存储器容量和和接口数量接口数量 基本原理：基本原理：利用三总线结构访问控制片外单元利用三总线结构访问控制片外单元8.1.1 8.1.1 并行系统扩展能力并行系统扩展能力 存储器：存储器：16位地址位地址总线决定

2、了最大容总线决定了最大容量量64KB（0000H-FFFFH) 接口芯片：接口芯片：使用地使用地址总线访问，用址总线访问，用MOVX指令控制指令控制数据存储器数据存储器5151单片机单片机程序存储器程序存储器I/OI/O接口芯片接口芯片AD/DA AD/DA 芯片芯片逻辑运算芯片逻辑运算芯片按键、显示、声音按键、显示、声音0551H0550H8551H8550H5151单片机单片机5001H5000H程序存储器程序存储器数据存储器数据存储器2 2数据存储器数据存储器1 1地址的概念：地址的概念：为了明确访问一个为了明确访问一个具体单元（如一个存储器字节），具体单元（如一个存储器字节），必须给每

3、个单元赋予不同的必须给每个单元赋予不同的编号编号，即地址即地址。地址的产生：地址的产生：CPU每根地址线的电每根地址线的电平有平有“0”和和“1”两种状态，所有两种状态，所有地址线上的每种地址线上的每种电平组合电平组合视作一视作一个地址。个地址。编址和译码编址和译码: : 通过通过硬件连线硬件连线（辅（辅以必要的逻辑器件）的方法，可以必要的逻辑器件）的方法，可以组合出不同的地址，并分配给以组合出不同的地址，并分配给不同的单元，能实现上述功能的不同的单元，能实现上述功能的电路称为电路称为地址译码电路地址译码电路。 8.1.3 8.1.3 存储器空间地址存储器空间地址0550H = 0000 01

4、01 0101 00008550H = 1000 0101 0101 0000P0P2 编址的基本方法编址的基本方法 用用全部或部分地址线全部或部分地址线进行进行逻辑组合逻辑组合，组合得到的信号可代表，组合得到的信号可代表一个或一段连续的地址单元一个或一段连续的地址单元 译码的主要任务译码的主要任务 设计合适的逻辑电路组合出系统所需的地址信号设计合适的逻辑电路组合出系统所需的地址信号 编址编址/ /译码的目的译码的目的给每个单元分配给每个单元分配一个或多个地址一个或多个地址，以便相互区别，以便相互区别同一个单元可以有一个或几个乃至数同一个单元可以有一个或几个乃至数K K个地址个地址一般不允许多

5、个单元共用一个地址一般不允许多个单元共用一个地址 编址与译码编址与译码存储器寻址的特点存储器寻址的特点 存储器芯片内部有若干存存储器芯片内部有若干存储单元（几储单元（几K到几十到几十M），），而芯片有而芯片有与其容量匹配的与其容量匹配的地址线地址线. . 存储器芯片可根据地址线存储器芯片可根据地址线上电平的组合状态，自动上电平的组合状态，自动选中相应的存储单元，即选中相应的存储单元，即芯片本身可完成芯片本身可完成内部译码。内部译码。 芯片有片选端（芯片有片选端（/CE)/CE)决定决定是否使用该片器件是否使用该片器件61161.1.线选法线选法编址编址线选法是一种用一线选法是一种用一根高位地址

6、线根高位地址线直接选择直接选择一个芯片一个芯片的寻址方法。的寻址方法。首先将与需要地址单元数相匹配的首先将与需要地址单元数相匹配的低位地址线低位地址线与器件的与器件的单元地址引脚单元地址引脚相连：相连： 然后用然后用剩余的高位地址线剩余的高位地址线每根接一个器件的每根接一个器件的片选端片选端，用以选择器件。，用以选择器件。 设器件内部有设器件内部有M个单元，则根据个单元，则根据2KM可知应该用可知应该用K根地根地址线址线选择其内部选择其内部M个单元，于是一般将个单元，于是一般将A0AK1与器件相与器件相连连， AKA15用于选择不同芯片用于选择不同芯片。 对剩余高位地址线的理解要注意以下对剩余

7、高位地址线的理解要注意以下两两点：点： 如果系统中有若干个芯片内部有多个单元，并且分别如果系统中有若干个芯片内部有多个单元，并且分别连接了连接了K1、K2KN根低位地址线，则剩余高位地址线根低位地址线，则剩余高位地址线16Max（K1，K2KN），如果系统中同时有数据存储器和程序存储器，则剩余如果系统中同时有数据存储器和程序存储器，则剩余高位地址线是分别计算的。高位地址线是分别计算的。线选法线选法步骤步骤存储器地址空间存储器地址空间 设设A11A13为为“0”，则，则1# 6116内部内部2K个单元的地址为个单元的地址为1000，0000，0000，0000B到到1000，0111，1111，

8、1111B，即，即8000H87FFH， 2# 6116内部内部2K个单元的地址为个单元的地址为4000H47FFH。A15 A14 A0 A15 A14 . A01# 61161 0 ？00000000000 1 0 ？111111111112# 61160 1 ？00000000000 0 1 ？11111111111线选译码法线选译码法特点特点 电路简单，一般不需要额外的逻辑器件，电路简单，一般不需要额外的逻辑器件， 但线选法有如下局限：但线选法有如下局限： 使用时需要软件配合，使用时需要软件配合，以以避免地址冲突避免地址冲突 由于由于高位地址线高位地址线不能同时为低不能同时为低，造成造

9、成地址空间浪费。地址空间浪费。（如果系统中器件较多，需要的地址单元较多时，不宜如果系统中器件较多，需要的地址单元较多时，不宜采用线选译码法）采用线选译码法） 同同上上原因，原因，64K地址空间中会有若干地址段不能使用，地址空间中会有若干地址段不能使用，可用可用地址空间是不连续地址空间是不连续的。的。2 . (全地址全地址)译码法译码法 定义：定义： 用高位地址线进行逻辑组合，得到用高位地址线进行逻辑组合，得到互斥互斥的信号用于选择的信号用于选择不同器件的方法称为不同器件的方法称为全地址译码全地址译码方法：方法： 同线选法，先用同线选法，先用和单元数量相配和单元数量相配的的低位地址线低位地址线连

10、接，连接，1.1. 将剩余的高位地址线通过将剩余的高位地址线通过门电路及其它逻辑器件门电路及其它逻辑器件进行逻进行逻辑组合，得到辑组合，得到不同时有效不同时有效的组合逻辑信号，用每个组合的组合逻辑信号，用每个组合信号选择一个器件。信号选择一个器件。全地址译码法示意图全地址译码法示意图 单片机A0A14U162256A0A14U262256地址总线A0A14数据总线D0D7A15CECE24译码器译码器74LS139 用译码器用译码器74LS13974LS139实现片选实现片选38译码器译码器74LS138 74138逻辑功能表逻辑功能表416译码器译码器74LS154 8.1.2 锁存器锁存器

11、74373、74573、74273以及以及8282等都是常用的锁存器等都是常用的锁存器 将单片机低将单片机低8位地址信号延长位地址信号延长低低8位地址位地址输出时，输出时，ALE高电平，高电平，tAVLL时间后，时间后，ALE变低，而变低，而ALE信号变信号变低后，低低后，低8位地址信号还会保持位地址信号还会保持tLLAX，即，即ALE信号的信号的下降沿下降沿正好在正好在低低8位位地址信号稳定期间地址信号稳定期间，通过通过ALE的锁存作用，可的锁存作用，可将低将低8位地址信号延长至位地址信号延长至ALE信号的上升沿信号的上升沿。低低8位地址信号延长的解决办法位地址信号延长的解决办法把把ALE与

12、与74373的的G端端相连，控制相连，控制锁存状态锁存状态切换切换；锁存器的锁存器的/OE端接地端接地，允许锁存信号输出允许锁存信号输出；将将低低8位位地址总线（地址总线（P0口口）与）与74373的的输输入入D端端相连，再把锁存器的相连，再把锁存器的Q端端与存储器的低与存储器的低8位地址输入引脚对应连接位地址输入引脚对应连接。8.2 外部存储器扩展方法外部存储器扩展方法 为了能读取外部为了能读取外部EPROM的的的内容，须了解：的内容，须了解： 单片机单片机CPU在读外部程序存储器时会在读外部程序存储器时会给出哪些给出哪些信号信号 这些信号在这些信号在时间上的相互关系时间上的相互关系（即单片

13、机（即单片机CPU读外部程序存储器的读外部程序存储器的时序时序）；）； 具体存储器芯片所需要的具体存储器芯片所需要的控制信号控制信号。 8.2.1 程序存储器程序存储器单片机读外部程序存储器时序单片机读外部程序存储器时序 CPU在一个机器周期内，会有在一个机器周期内，会有两次取指令操作。两次取指令操作。 如果指令在外部程序存储器中，则会两次读外如果指令在外部程序存储器中，则会两次读外部程序存储器，部程序存储器， 这这两次读操作两次读操作分别发生在分别发生在S1状态的状态的P2节拍节拍和和S4状态的状态的P2节拍节拍。 NoImage单片机读外部程序存储器的时序图单片机读外部程序存储器的时序图

14、27xx27xx程序存储器程序存储器 /E或/CE片选/G或/OE输出允许/P编程脉冲VPP方式Q0Q70 001VCC读读选中单元的内容输出选中单元的内容输出011VCC输出禁止高阻状态1VCC未选中高阻状态01脉冲脉冲VPP编程编程数据输入数据输入001VPP校验数据输入1VPP编程禁止高阻状态2764EPROM 2764EPROM 工作方式工作方式单片机时序与存储器信号的匹配单片机时序与存储器信号的匹配1）将将2764片选端片选端/CE接地接地或接系统或接系统译码电路输出译码电路输出，保证存储器，保证存储器芯片能被选中，进入工作状态；芯片能被选中，进入工作状态；2）将）将2764使能端使

15、能端 /OE端端与单片机控制信号与单片机控制信号/PSEN相连，相连，该该信号信号为低时，为低时， /OE端端端为低，使端为低，使2764被选中单元的内容被选中单元的内容输出到引输出到引脚脚Q0Q7上；上；3）在）在/PSEN上升沿，单片机把上升沿，单片机把P0口内容读入口内容读入CPU，故将，故将P0口口与与2764引脚引脚Q0Q7对应相连，保证单片机读入的内容是从对应相连，保证单片机读入的内容是从2764选中单元输出的指令码；选中单元输出的指令码；上述工作已能完成！上述工作已能完成！剩余问题：如何选中剩余问题：如何选中27642764某一单元某一单元剩余问题及解决办法剩余问题及解决办法 要

16、求：要求：单片机为了选中外部程序存储器的某一个单元，将在单片机为了选中外部程序存储器的某一个单元，将在P2口和口和P0口上给出口上给出16位地址，应该位地址，应该: 将将低低13位位地址的送至地址的送至2764芯片，以选择其内部某个单元，芯片，以选择其内部某个单元， 将其余将其余高位地址高位地址用于译码以选择其它芯片。用于译码以选择其它芯片。 问题：问题：单片机地址输出方式不一样：单片机地址输出方式不一样： 高高8位地址从位地址从P2口输出，且在整个读操作期间有效口输出，且在整个读操作期间有效； 低低8位地址信号只保持一段时间位地址信号只保持一段时间，在读操作完成以前就消失，在读操作完成以前就

17、消失了，了，不不能能满足满足存储器芯片对输入地址的要求，存储器芯片对输入地址的要求， 解决思路：解决思路：如何将单片机如何将单片机低低8位地址信号延长位地址信号延长将单片机低将单片机低8位地址信号延长位地址信号延长ALE信号的信号的下降沿下降沿正好在正好在低低8位地址信号稳定期间位地址信号稳定期间，通过通过ALE的锁存作用，可将低的锁存作用，可将低8位地址信号延长至位地址信号延长至ALE信信号的上升沿。号的上升沿。单片机扩展程序存储器的具体实现单片机扩展程序存储器的具体实现 单片机P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALED7D6D5D4D3D2D1D0Q7Q6Q5

18、Q4Q3Q2Q1Q074373GD7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A0VppVcc2764A12A11A10A9A8PP2.4P2.3P2.2P2.1P2.05VP2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0

19、.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0

20、.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373/PSEN（非）（非） 外部外部程序存储器程序存储器读选通信号：在读读选通信号：在读外部外部

21、ROM时时/PSEN低电平有效，以实现外部低电平有效，以实现外部ROM单元的读操作单元的读操作1、内部、内部ROM读取时，读取时，/PSEN不动作；不动作；2、外部、外部ROM读取时，在每个读取时，在每个机器周期机器周期会动作两会动作两次；次；3、外部、外部RAM读取时，读取时，两个两个/PSEN脉冲被跳过脉冲被跳过不会不会输出；输出；4、外接、外接ROM时，与时，与ROM的的/OE脚相接。脚相接。多片程序存储器扩展电路多片程序存储器扩展电路程序存储器扩展程序存储器扩展小结小结 单片机为了能读取外部程序存储器给出了若干信号，单片机为了能读取外部程序存储器给出了若干信号，且这些信号有严格的且这些

22、信号有严格的时序规定时序规定； 一个存储器芯片需要若干一个存储器芯片需要若干控制信号控制信号，信号之间同样有，信号之间同样有时序要求，时序要求， 正确正确合理利用单片机提供的信号，使其合理利用单片机提供的信号，使其满足满足存储器芯存储器芯片的要求片的要求，是是扩展接口设计扩展接口设计要完成的工作，要完成的工作， 单片机与存储器芯片之间的单片机与存储器芯片之间的信号匹配要求信号匹配要求决定了接口决定了接口电路中每根线的连接方法电路中每根线的连接方法 这是单片机程序存储器这是单片机程序存储器扩展技术的扩展技术的理论基础理论基础。8.2.2 数据存储器扩展数据存储器扩展 单片机单片机读读写外部数据存

23、储器时序写外部数据存储器时序 OEMCS51单片机单片机写写外部数据存储器时序外部数据存储器时序 单片机读外部数据存储器采用单片机读外部数据存储器采用MOVX A，Ri或或MOVX A，DPTR指令，写外部数据存储器采用指令，写外部数据存储器采用MOVX Ri，A或或MOVX DPTR，A指令，指令， 不同的读写指令不同的读写指令P0口将输出口将输出DPL或者或者Ri的内容，而的内容，而P2口将口将输出输出DPH或特殊功能寄存器或特殊功能寄存器P2的内容。的内容。 因为因为P0口是复用口，低口是复用口，低8位地址信号只保持一段时间，在数位地址信号只保持一段时间，在数据完成读写前将消失；据完成读

24、写前将消失； 单片机在低单片机在低8位地址信号有效期间，同样给出位地址信号有效期间，同样给出ALE信号，用信号，用于低于低8位地址信号的锁存位地址信号的锁存，从而延长这组短周期信号；，从而延长这组短周期信号； 读外部数据存储器时，单片机给出了读外部数据存储器时，单片机给出了/RD信号，并在其信号，并在其上升沿上升沿读读P0总线总线上的内容到上的内容到CPU的的A累加器；累加器； 写外部数据存储器指令时，单片机给出了写外部数据存储器指令时，单片机给出了/WR信号，在写信信号，在写信号为号为低电平期间，将低电平期间，将A累加器内容送至累加器内容送至P0总线总线上。上。 无论是读还是写外部数据存储器

25、期间，无论是读还是写外部数据存储器期间，/PSEN信号一直为高信号一直为高电平电平，因此将，因此将禁止外部程序存储器输出禁止外部程序存储器输出，保证外部数据存储，保证外部数据存储器和外部程序存储器不会同时被选通而引起混乱，反之亦然。器和外部程序存储器不会同时被选通而引起混乱，反之亦然。数据存储器数据存储器6225662256NoImage62256 引脚定义引脚功能片选信号输入读信号输入写信号输入引脚A0A14I/O1I/O8VccVss功能地址线数据线电源地WEI/O引脚高阻高阻数据输入数据输出模式未选中禁止输出读写62256工作模式及控制信号单片机外部数据存储器扩展接口电路单片机外部数据存

26、储器扩展接口电路 单片机P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALEP2.6P2.5P2.4P2.3P2.2P2.1P2.0D7D6D5D4D3D2D1D0Q7Q6Q5Q4Q3Q2Q1Q074373GD7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A062256A14A13A12A11A10A9A8P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D

27、2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q

28、4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q

29、6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE743738.2.3 存储器综合扩展存储器综合扩展 A7.A0A12.A8D7.D0P0口ALEP26.P20单片机A7.A0A14.A8D7.D062256WE_CE2764DGQOE373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7

30、P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0

31、P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSEN

32、P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1

33、PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2

34、P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGMCEPSENCSWRRDGCE1CE2 INT0INT1 INT IO/MEAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373其他型号存储器其他型号存储器24Cxx24Cxx系列系列EEPROMEEPROMFlash存储器扩展存储器扩展 Flash存储器在存储器在EPROM和和EEPROM的技术基础上发的技术基础上发展起来的一种可擦除、非易失性存储元件展起来的一种可擦除、非易失性存储元件 特点：特点： 存取速度快且容量相当大，存取速度快且容量

35、相当大， 内部数据在不加电的情况下能保持内部数据在不加电的情况下能保持10年以上年以上 信息擦除和重写速度一般为几十微秒，信息擦除和重写速度一般为几十微秒， 常用的有常用的有Intel、Winbond、Sumsung等公司生产的各等公司生产的各型型Flash存储器。存储器。 8.3 外部外部I/O接口的扩展方法接口的扩展方法 存储器扩展和存储器扩展和I/O扩展本质上一样，都使用扩展本质上一样，都使用MOVX指指令，即将外部令，即将外部I/O视作片外视作片外RAM来访问。来访问。区别：区别：前者完成的是计算机系统本身的扩展，而后者是前者完成的是计算机系统本身的扩展，而后者是实现实现和外设的连接和

36、外设的连接，是测控中必须解决的问题；，是测控中必须解决的问题；存储器芯片内部一般有数千个单元，若干地址线，而存储器芯片内部一般有数千个单元，若干地址线，而I/O设备一般只有少数几个或者一个单元设备一般只有少数几个或者一个单元，只有一、，只有一、两根地址线甚至没有专门的地址线。故两根地址线甚至没有专门的地址线。故地址线和译码地址线和译码信号信号的连接上有较大的不同。的连接上有较大的不同。 接口应有的功能：接口应有的功能： 通过地址译码实现对通过地址译码实现对不同设备的选择不同设备的选择； 设置数据的设置数据的寄存、缓冲逻辑寄存、缓冲逻辑，解决，解决CPUCPU与外设与外设之间的速度差异之间的速度

37、差异 （74LS273/74LS244)；进行数据格式的转换，如串并相互转换；进行数据格式的转换，如串并相互转换； 协调协调CPUCPU和外设在信号类型和电平的差异；和外设在信号类型和电平的差异； 协调数据读写时序；协调数据读写时序； 设置中断和设置中断和DMADMA控制逻辑等控制逻辑等9.2.2 82559.2.2 8255接口芯片及其应用接口芯片及其应用 8255是是Intel公司开发的公司开发的8位位通用通用I/O接口芯片，内部接口芯片，内部具有具有3个个8位位I/O口，分别称为口，分别称为PA口、口、PB口和口和PC口口 通过设置控制字，通过设置控制字，3个口可工作于个口可工作于基本基

38、本I/O方式方式、选选通通I/O方式方式和和双向总线双向总线等等3种方式种方式 3个口都个口都可工作于可工作于I/O方式方式，另两种，另两种方式，方式，3个口情个口情况有所不同况有所不同 8255内部结构内部结构A组数据总线缓冲器内部控制线内部数据线D0D7A组控制端口AB组控制端口B端口C低4位读写控制逻辑PC0PC3PB0PB7PC4PC7PA0PA7端口C高4位B组A0A1RSTP2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGM CE PSEN CS WRRD G CE1 CE2 INT0IN

39、T1 INT IO/M EAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGM CE PSEN CS WRRD G CE1 CE2INT0INT1INT IO/M EAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE74373P2.4P2.3P2.2P2.1PSENP2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0单片机EAALE&ENBOEPGM CE PSEN CS WRR

40、D G CE1 CE2 INT0INT1 INT IO/M EAD7D6D5D4Q7Q6Q5Q4D3D2D1D0Q3Q2Q1Q0GOE743738255的控制字的控制字 8255有两个控制字，一个用来选择有两个控制字，一个用来选择IOIO端口的工作端口的工作方式，称为方式，称为工作方式控制字工作方式控制字； 另一个用来控制另一个用来控制PC口的每一位，称为口的每一位，称为PC口位控口位控制字制字。 两个控制字共用一个内部寄存器地址，即两个控制字共用一个内部寄存器地址，即，控制字，控制字最高位作为标识位最高位作为标识位，用于区分不同的，用于区分不同的控制字：控制字：当当D71时，写入的是工作方式

41、控制字；时，写入的是工作方式控制字；当当D70时，对时，对PC口位控制字进行操作。口位控制字进行操作。读读/写控制逻辑电路写控制逻辑电路 功能：根据功能：根据CPU发来有关控制信号选择内部寄存器发来有关控制信号选择内部寄存器 完成与完成与CPU之间的数据交换，之间的数据交换， RESET信号实现对信号实现对8255内部寄存器单元的复位。内部寄存器单元的复位。 工作方式控制工作方式控制 8255内部有两个工作方式控制电路内部有两个工作方式控制电路 A组控制电路，组控制电路， B组控制电路，组控制电路， 两个控制电路共用一个两个控制电路共用一个控制命令寄存器控制命令寄存器。 A组组由由PA口和口和

42、PC口的上半部分（口的上半部分（PC7PC4）组成，组成，由由A组控制电路控制；组控制电路控制； B组组由由PB口和口和PC口的下半部分（口的下半部分（PC3PC0）组成，组成，由由B组控制电路控制。组控制电路控制。8255结构结构输入输入/输出端口输出端口：PA、PB、PC口都是具有数据口都是具有数据输出锁存输出锁存/缓冲缓冲和和数据数据输入锁存输入锁存功能的功能的8位并行口。位并行口。通常情况下：通常情况下： PA口和口和PB口作为数据口作为数据输入输入/输出输出口，口， PC口口作为作为控制控制/联络联络端口使用。端口使用。1.1.工作方式控制字工作方式控制字 2. PC口位控制字口位控

43、制字 8255的工作方式的工作方式 方式方式0基本输入基本输入/输出输出 PA、PB和和PC都可工作于方式都可工作于方式0，3个个口的口的每一位都每一位都可以独立地设置可以独立地设置为输入或输出口。为输入或输出口。 CPU可用可用无条件读写无条件读写方式与方式与8255交换数据，适用于交换数据，适用于键盘、发光二极管等不需应答的无条件传输键盘、发光二极管等不需应答的无条件传输 输出的数据锁存于相应端口，输入数据不锁存。输出的数据锁存于相应端口，输入数据不锁存。2. 方式方式1选通输入选通输入/输出输出 三个端口分成三个端口分成A、B两组，两组， A组：由组：由PA口和口和PC口的高口的高4位位组成；组成； B组：由组：由PB口和口和PC口的低口的低4位位组成。组成。 PA、PB - - 传输数据传输数据 PC - 分别作为分别作为PA、PB口与口与CPU以及以及PA、PB口与口与外设之间的外设之间的联络信号联络信号。 适用于需要适用于需要应答联络信号应答联络信号的有条件数据传输情况的有条件数据传输情况（打印机）（打印机）3.方式方式2双向选通输入双向选通输入/输出输