EDA第1章概述

1、EDA技术与技术与VHDL语言语言信息工程徐 维课程安排本课程安排o 学时数：40学时（课堂教学32学时，实验8学时）o 课程教学内容：n EDA概述n PLD硬件特性与编程技术n VHDL硬件描述语言n VHDL设计应用实例教学目的：教学目的：o 了解一门器件o 掌握一门设计语言o 熟悉一种设计工具教材及参考资料教材及参考资料o 教材：EDA技术与VHDL（第三版）潘松、黄继业编著，清华大学出版社o 参考资料：nCPLD技术及其应用宋万杰等编著，西安电子科大出版社nVHDL程序设计曾繁泰、陈美金编著，清华大学出版社nVHDL设计指南Peter J.Ashenden著

2、、葛红等译，机械工业出版社EDA技术的相关网址：技术的相关网址：o o o 第一章第一章 概述概述o 介绍EDA技术和硬件技术语言及其发展过程o 介绍基于EDA技术和VHDL的设计流程o EDA的设计工具o IP核及EDA技术的发展趋势1.1 1.1 电子设计自动化技术及其发展电子设计自动化技术及其发展o 现代电子设计技术的核心已日趋转向基于计现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即算机的电子设计自动化技术，即 EDA (Electronic Design Automation) 技术。技术。 u EDA EDA技术的发展技术的发展分为三个阶段分为三个阶段 20世纪世

3、纪70年代年代 20世纪世纪80年代年代 20世纪世纪90年代年代 EDA发展的三个阶段发展的三个阶段o 早期计算机辅助设计CAD阶段20世纪70年代，属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具，完成布图布线等高度重复性的繁杂工作。典型设计软件如Tango布线软件。EDA发展的三个阶段发展的三个阶段o 计算机辅助工程设计CAE阶段20世纪80年代，出现了低密度的可编程逻辑器件（PAL Programmable Array Logic和GAL Generic Array Logic），相应的EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。80年代后期，EDA工具

4、已经可以进行初级的设计描述、综合、优化和设计结果验证。EDA发展的三个阶段发展的三个阶段o 电子设计自动化EDA阶段20世纪90年代，可编程逻辑器件迅速发展，出现功能强大的全线EDA工具。具有较强抽象描述能力的硬件描述语言（VHDL、Verilog HDL）及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品开发（即SOC System On a Chip）。EDA技术的广义定义：技术的广义定义：n 半导体工艺设计自动化n 可编程器件设计自动化n 电子系统设计自动化n 印刷电路板设计自动化n 仿真与测试、故障诊断自动化n 形式验证自动化统称为EDA工程EDA技术的狭义定义：技术的

5、狭义定义：以大规模可编程逻辑器件为设计载体，以硬件技术语言为系统逻辑技术的主要表达方式，以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。EDA技术在进入技术在进入21世纪后，得到了更大的发展世纪后，得到了更大的发展u在在FPGA上实现上实现DSP（数字信号处理）应用成为可能（数字信号处理）应用成为可能 u在一片在一片FPGA中实现一个完备的数字处理系统

6、成为可能中实现一个完备的数字处理系统成为可能 u功能强大的功能强大的EDA软件不断推出软件不断推出 u电子技术领域全方位融入电子技术领域全方位融入EDAEDA技术技术 uEDA使得电子领域各学科的界限更加模糊，更加互为包容使得电子领域各学科的界限更加模糊，更加互为包容 u基于基于EDA的用于的用于ASIC设计的标准单元已涵盖大规模电子系统设计的标准单元已涵盖大规模电子系统u软硬软硬IP(Intellectual Property)核在电子行业的产业领域广泛应用核在电子行业的产业领域广泛应用 uSoCSoC高效低成本设计技术的成熟高效低成本设计技术的成熟 u使复杂电子系统的设计和验证趋于简单。使

7、复杂电子系统的设计和验证趋于简单。 1.2 1.2 电子设计自动化应用对象电子设计自动化应用对象利用EDA技术进行电子系统设计，最后的实现的目标 全定制或半定制全定制或半定制ASIC ASIC FPGA/CPLDFPGA/CPLD（或称可编程（或称可编程ASICASIC）开发应用）开发应用 PCBPCB（印制电路板）（印制电路板） 1.2 1.2 电子设计自动化应用对象电子设计自动化应用对象门阵列门阵列ASIC 1. 1. 超大规模可编程逻辑器件超大规模可编程逻辑器件 2. 2. 半定制或全定制半定制或全定制ASIC ASIC 标准单元标准单元ASIC 全定制全定制ASIC 3. 3. 混合混

8、合ASIC ASIC 作为EDA技术最终实现目标的ASIC，可以通过三种途径来完成 1.3 1.3 传统设计方法和传统设计方法和EDAEDA方法的区别方法的区别o 传统设计方法：固定功能元件固定功能元件 电路板设计电路板设计 完整系统构成完整系统构成 系统测试与性能分析系统测试与性能分析 自下而上（Bottom-Up）的设计方法传统设计方法的缺点传统设计方法的缺点o 设计依赖于手工和经验o 设计依赖于现有的通用元器件o 设计后期的仿真和调试o 自下而上设计思想的局限o 设计实现周期长，灵活性差，耗时耗力，效率低下。EDA设计方法设计方法o 设计思想不同：自上而下（Top-Down）的设计方法。

9、 自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。 自上而下设计中可逐层描述，逐层仿真，保证满足系统指标。Top-Down设计方法设计方法逻辑综合、优化、布局布线逻辑综合、优化、布局布线 模块化分、仿真模块化分、仿真 功能级描述、仿真功能级描述、仿真 系统规格设计系统规格设计 ASICASIC芯片投片、芯片投片、PLDPLD器件编程、测试器件编程、测试 输出门级网表输出门级网表 定时仿真、定时检查定时仿真、定时检查 ASIC: Applicati

10、on Specific Integrated CircuitPLD: Programmable Logic DeviceEDA设计方法设计方法与传统的基于电路板的设计方法不同，EDA技术是基于芯片的设计方法：电子系统电子系统 电路板构成电路板构成 芯片设计芯片设计 可编程逻辑器件可编程逻辑器件 传统设计方法和传统设计方法和EDA方法的区别方法的区别o 描述方式不同：n 传统设计方法采用电路图为主n EDA设计方法以硬件描述语言（HDL Hard Description Language）为主o 设计手段不同：n 传统设计方法以手工设计为主n EDA设计方法为自动实现。其方案验证与设计、系统逻辑

11、综合、布局布线、性能仿真、器件编程等由EDA工具一体化完成。传统方法与传统方法与EDA方法比较方法比较传统方法1.自下而上（Bottom-Up）2.通用的逻辑元器件3.系统硬件设计的后期进行仿真和 调试4.主要设计文件是电路原理图5.手工实现EDA方法1.自上而下（Top-Down）2.PLD（可编程逻辑器件）3.系统设计的早期进行仿真和修改4.多种设计文件，发展趋势以HDL 描述文件为主5.自动实现 EDA技术极大的降低硬件电路设计难度，提高设计效率，是电子系统设计方法质的飞越。EDA的优势的优势1可以大大降低设计成本，缩短设计周期。可以大大降低设计成本，缩短设计周期。 2库都是库都是EDA

12、公司与半导体生产厂商合作、共同开发。公司与半导体生产厂商合作、共同开发。 3极大地简化设计文档的管理。极大地简化设计文档的管理。 4极大地提高了大规模系统电子设计的自动化程度。极大地提高了大规模系统电子设计的自动化程度。 5设计者拥有完全的自主权，再无受制于人之虞设计者拥有完全的自主权，再无受制于人之虞 6良好的可移植与可测试性，为系统开发提供可靠的保证。良好的可移植与可测试性，为系统开发提供可靠的保证。 7能将所有设计环节纳入统一的自顶向下的设计方案中。能将所有设计环节纳入统一的自顶向下的设计方案中。 8充分利用计算机的自动设计能力、在各个设计层次上利用充分利用计算机的自动设计能力、在各个设

13、计层次上利用计算机完成不同内容的仿真模拟。计算机完成不同内容的仿真模拟。 1.4 EDA1.4 EDA技术的主要内容技术的主要内容o 实现载体：大规模可编程逻辑器件（PLD-Programmable Logic Device）o 描述方式：硬件描述语言（HDL-Hardware Description Language） VHDL、Verilog HDL等o 设计工具：开发软件、开发系统o 硬件验证：实验开发系统1.大规模可编程逻辑器件o FPGA-Field Programmable Gates Arrayo CPLD-Complex Programmable Logic Deviceo 主

14、流公司：Xilinx、Altera、Latticeo FPGA/CPLD显著优点：开发周期短、投资风险小、产品上市速度快、市场适应能力强、硬件修改升级方便。内容回顾o 1.1 1.1 电子设计自动化技术及其发展电子设计自动化技术及其发展o 1.2 1.2 电子设计自动化应用对象电子设计自动化应用对象o 1.3 1.3 传统设计方法和传统设计方法和EDAEDA方法的区别方法的区别o 1.4 EDA1.4 EDA技术的主要内容技术的主要内容实现载体、描述方式、设计工具、硬件验证实现载体、描述方式、设计工具、硬件验证2.硬件描述语言HDL VHDLVerilog HDLABELAHDLSystemV

15、erilogSystemC。 英文全名是英文全名是VHSIC(Very High Speed Integrated Circuit)Hardware Description Language 现在公布的最新现在公布的最新VHDL标标准版本是准版本是IEEE 1076-2002 VHDL历史电子设计自动化的关键技术之一是要求用形式化方法来描述硬件系统。VHDL适应了这种要求。o 1983年美国国防部（DOD）发起创建。o 1987年由IEEE发布“IEEE标准1076”，成为硬件描述语言的业界标准之一。o 20世纪90年代初，人们发现VHDL不仅可以作为系统模拟的建模工具，而且可以作为电路系统的

16、设计工具。o 1993年，IEEE对VHDL进行了修订，从更高抽象层次和系统描述能力上扩展了VHDL的内容，公布了VHDL的新版本IEEE1076-1993。o 现在公布的最新VHDL标准版本是IEEE1076-2002。VHDL与其他HDL比较o VHDL：IEEE标准，系统级抽象描述能力较强，功能强大、通用性强。VHDL的运算划分比较抽象，适应面较广。 o Verilog HDL：IEEE标准，门级开关电路描述能力较强。Verilog HDL的运算划分比较具体，对逻辑代数反映更细致一些。 o ABEL：系统级抽象描述能力差，适合于门级电路描述。VHDL特点3.软件开发工具o EDA开发工具

17、分为：n 集成化的开发系统n 特定功能的开发软件： 综合软件仿真软件p集成化的开发系统o Altera公司：Quartus II、Maxplus II系列o Xilinx公司：ISE、Foundation、Aillance系列o Lattice公司：ispDesignEXPERT系列p特定功能的开发软件o 综合类：nSynplicity公司的Synplify/Synplify PronSynopsys公司的FPGAexpress、FPGA compiler IInMentor公司的LeonardoSpectrumo 仿真类：nModel Tech 公司的ModelsimnAldec公司的Act

18、ive HDLnCadence公司的NC-Verilog、NC-VHDL、NC-SIM1.5 EDA1.5 EDA软件系统的构成软件系统的构成o 设计输入子模块用图形编辑器、文本编辑器作为设计描述，完成语义正确性、语法规则的检查。o 设计数据库子模块系统的库单元、用户的设计描述、中间设计结果。o 分析验证子模块各个层次的模拟验证、设计规则的检查、故障诊断。1.5 EDA1.5 EDA软件系统的构成软件系统的构成o 综合仿真子模块实现从高层抽象描述向低层次描述的自动转换，及各个层次的仿真验证。o 布局布线子模块完成由逻辑设计到物理实现的映射。1.6 1.6 面向面向FPGA/CPLDFPGA/C

19、PLD的开发流程的开发流程1.6.1 1.6.1 设计输入设计输入 图图1-1 FPGA的的EDA开发流程开发流程 1.6 1.6 面向面向FPGA/CPLDFPGA/CPLD的开发流程的开发流程1.6.1 1.6.1 设计输入设计输入 1. 图形输入图形输入 原理图输入原理图输入状态图输入状态图输入波形图输入波形图输入 2. 硬件描述语言文本输入硬件描述语言文本输入 根据电路的控制条件和不同根据电路的控制条件和不同的转换方式，用绘图的方法的转换方式，用绘图的方法在在EDA工具的状态图编辑工具的状态图编辑器上绘出状态图，然后由器上绘出状态图，然后由EDA编译器和综合器将此编译器和综合器将此状态

20、变化流程图形编译综合状态变化流程图形编译综合成电路网表。成电路网表。将待设计的电路看成一个黑将待设计的电路看成一个黑盒子，只需告诉盒子，只需告诉EDA工具工具该黑盒子电路的输入和输出该黑盒子电路的输入和输出时序波形图，时序波形图，EDA工具即工具即能据此完成黑盒子电路的设能据此完成黑盒子电路的设计。计。类似于传统电子设计方法的类似于传统电子设计方法的原理图编辑输入方式，即在原理图编辑输入方式，即在EDA软件的图形编辑界面软件的图形编辑界面上绘制能完成特定功能的电上绘制能完成特定功能的电路原理图，原理图由逻辑器路原理图，原理图由逻辑器件和连接线构成，图中的逻件和连接线构成，图中的逻辑器件可以是辑

21、器件可以是EDA软件库软件库中预制的功能模块，如与门中预制的功能模块，如与门以及各种含以及各种含74系列器件功系列器件功能的宏功能块，甚至有一些能的宏功能块，甚至有一些类似于类似于IP的功能块。的功能块。与传统的计算机软件语言编辑输入基本一致，就是将使用了某种硬件描与传统的计算机软件语言编辑输入基本一致，就是将使用了某种硬件描述语言（述语言（HDL）的电路设计文本，如）的电路设计文本，如VHDL或或Verilog的源程序，进行的源程序，进行编辑输入。编辑输入。1.6.2 综合（综合（Synthesis） o 综合：将用行为和功能层次表达的电子系统转换为低层次便于具体实现的模块组合装配而成的过程

22、。事实上，设计过程中的每一步都可称为一个综合环节。设计过程通常从高层次的行为描述开始，以最底层的结构描述结束，每个综合步骤都是上一层次的转换。1.6.2 综合（综合（Synthesis）（1）从自然语言表述转换到VHDL语言算法表述，是自然语言综合。（2）从算法表述转换到寄存器传输级（RTL-Register Tansport Level）表述，即从行为域到结构域的综合，是行为综合。（3）从RTL表述转换到逻辑门（包括触发器）的表述，即逻辑综合。（4）从逻辑门表述到版图（ASIC设计），或转换到FPGA/CPLD的配置网表文件，可称为版图综合或结构综合。1.6.2 综合（综合（Synthesi

23、s）一般地，综合是仅对应于HDL而言的。利用HDL综合器对设计进行综合是十分重要的一步，因为综合过程将把软件设计的HDL描述与硬件结构挂钩，是将软件转化为硬件电路的关键步骤，是文字描述与硬件实现的一座桥梁。综合就是电路的高级语言（如行为描述）转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。1.6.2 综合（综合（Synthesis）o 当输入的HDL文件在EDA工具中检测无误后，首先面临的是逻辑综合，因此要求HDL源文件中的语句都是可综合的。o 在综合之后，HDL综合器一般可以生成一种或多种格式网表文件，如EDIF、VHDL、Verilog等标准格式，在这种网表文件中用各

24、自的格式描述电路的结构，如在VHDL网表文件中采用VHDL的语法，用结构描述的风格重新诠释综合后的电路结构。1.6.3 布线布局（适配）布线布局（适配）o 适配器也称结构综合器，将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。o 适配器就是将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、优化、布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生用于编程的文件。1.6.4 仿真仿真仿真就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计，排除错误。仿真是在

25、EDA设计过程中的重要步骤。它可以完成两种不同级别的仿真测试：o 时序仿真o 功能仿真接近真实器件运行特性的仿真，仿真文件中已包含了器件接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因而仿真精度高。但时序仿真的仿真文件硬件特性参数，因而仿真精度高。但时序仿真的仿真文件必须来自针对具体器件的适配器。综合所得的必须来自针对具体器件的适配器。综合所得的EDIF等网表等网表文件通常作为文件通常作为FPGA适配器的输入文件，产生的仿真网表适配器的输入文件，产生的仿真网表文件包含了精确的硬件延迟信息。文件包含了精确的硬件延迟信息。直接对直接对VHDL、原理图描述或其他描述形式的逻辑功能进

26、、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足设计要求的过行测试模拟，以了解其实现的功能是否满足设计要求的过程。仿真过程不涉及任何具体器件的硬件特性。不经历适程。仿真过程不涉及任何具体器件的硬件特性。不经历适配阶段，在设计项目编辑编译（或综合）后即可进入门级配阶段，在设计项目编辑编译（或综合）后即可进入门级仿真器进行模拟测试。直接进行功能仿真的好处是设计耗仿真器进行模拟测试。直接进行功能仿真的好处是设计耗时短，对硬件库、综合器等没有任何要求。时短，对硬件库、综合器等没有任何要求。1.6.5 下载和硬件测试下载和硬件测试o把适配后生成的下载或配置文件，通过编程器或编

27、程电缆向FPGA或CPLD进行下载，以便进行硬件调试或验证。o通常，将对CPLD的下载称为编程（Program），对FPGA中的SRAM进行直接下载的方式称为配置（Configure），但对于反熔丝结构和Flash结构的FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。o最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。1.7 Quartus II1.7 Quartus II概述概述Quartus II是是Altera提供的提供的FPGA/CPLD开发集成环境开发集成环境 图图1-2 Quartus

28、 II设计流程设计流程 1.8 IP 1.8 IP 核核IP就是知识产权核或知识产权模块的意思。IP分为：n 软IPn 固IPn 硬IP1.8 IP 1.8 IP 核核IP就是知识产权核或知识产权模块的意思。软软IP-用用VHDL等硬件描述语言描述的功能块，但是并不等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。软涉及用什么具体电路元件实现这些功能。软IPIP通常是以硬通常是以硬件描述语言件描述语言HDLHDL源文件的形式出现，应用开发过程与普通的源文件的形式出现，应用开发过程与普通的HDLHDL设计也十分相似，只是所需的开发软硬件环境比较昂贵。设计也十分相似，只是所需

29、的开发软硬件环境比较昂贵。软软IPIP的设计周期短，设计投入少。由于不涉及物理实现，的设计周期短，设计投入少。由于不涉及物理实现，为后续设计留有很大的发挥空间，增加了为后续设计留有很大的发挥空间，增加了IPIP的灵活性和适的灵活性和适应性。软应性。软IPIP的弱点是在一定程度上使后续工序无法适应整的弱点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软体设计，从而需要一定程度的软IPIP修正，在性能上也不可修正，在性能上也不可能获得全面的优化。能获得全面的优化。 1.8 IP 1.8 IP 核核IP就是知识产权核或知识产权模块的意思。固固IP-完成了综合的功能块。它有较大的设计深度，以网完成了综合的功能块。它有较大的设计深度，以网表文件的形式提交客户使用。如果客户与固表文件的形