第3章的一些结论

1、第3章的一些结论n所有的基本逻辑运算，都有相应的数字器件实现，把一个基本逻辑运算模块称为一个逻辑门，如74LS00内部4个与非门，74LS04内部有六个非门。n逻辑门的内部是由MOS管或三极管等基本元件组成。n每个逻辑门的输入和输出信号之间都会存在延时，器件工艺不同，延时也不同，在ns级。n理想情况下，用+5V表示1，0V表示04 4 组合逻辑电路组合逻辑电路教学基本要求教学基本要求1.1.熟练掌握组合逻辑电路的分析方法和设计方法熟练掌握组合逻辑电路的分析方法和设计方法2.2.掌握编码器、译码器、数据选择器、数值比较器的掌握编码器、译码器、数据选择器、数值比较器的逻辑功能及其应用；逻辑功能及其

2、应用；3.3.掌握加法器的功能及其应用；掌握加法器的功能及其应用；4.4.学会阅读学会阅读MSI器件的功能表，并能根据设计要求完器件的功能表，并能根据设计要求完成电路的正确连接。成电路的正确连接。 5.5.正确理解可编程逻辑器件正确理解可编程逻辑器件的结构的结构；组合逻辑电路的一般框图组合逻辑电路的一般框图逻辑函数描述逻辑函数描述 Li = f (A1, A2 , , An ) (i=1, 2, , m)组合逻辑电路组合逻辑电路: :在任何时刻，电路的输出状态只取决于同一在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。时刻的输入状态而与电路原来的状态无关。 A1 A

3、2 An L1 L2 Lm 组合逻辑电路 组合逻辑电路组合逻辑电路 =1 =1 L B C A Z L L2 2L L1 11.1.输出、输入之间没有反馈延迟通路，输出、输入之间没有反馈延迟通路，2.2.不含记忆单元不含记忆单元2. 2. 组合逻辑电路的分析步骤：组合逻辑电路的分析步骤： 4.14.1组合逻辑电路分析组合逻辑电路分析(1) (1) 由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；(2) (2) 化简和变换逻辑表达式；化简和变换逻辑表达式；(3) (3) 列出真值表；列出真值表；(4) (4) 根据真值表或逻辑表达式，经分析最后确定其功能。根据真值表或逻辑表达

4、式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。1. 1. 组合逻辑电路分析组合逻辑电路分析 3 3、组合逻辑电路的分析举例组合逻辑电路的分析举例 例例1 1 已知逻辑电路如图所示，已知逻辑电路如图所示，分析该电路的功能。分析该电路的功能。 = 1 = 1 L B C A Z LZC1.1.根据逻辑图写出输出函数的逻辑表达式根据逻辑图写出输出函数的逻辑表达式2. 2. 列写真值表。列写真值表。 )(CBAL 1 10 00 01 10 01 11 10 01 11 11 10 01 11 11 10 01 10 00 01

5、11 11 10 00 01 10 01 10 00 00 00 00 0C CB BA ABAZ 0 00 01 11 11 11 10 00 03. 3. 确定逻辑功能：确定逻辑功能： 解：解：()ABCABC输入变量的取值中有奇数输入变量的取值中有奇数个个1 1时，时，L L为为1 1，否则，否则L L为为0,0,电路具有为奇校验功能。电路具有为奇校验功能。如要实现偶校验，电路？如要实现偶校验，电路？例例2 2 一个双输入端、双输出端的组合逻辑电路如图所示，一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。分析该电路的功能。 Z2 Z3 S B A Z1 C & & & &

6、 1 ABABA ABB 2323SZZZZ()()A ABB AB1CZAB输输 入入输输 出出A AB BS S C C0 00 00 01 11 10 01 11 1确定逻辑功能：半加器确定逻辑功能：半加器 A ABB ABABABAB(1) (1) 由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；2. 2. 列出真值表。列出真值表。0 01 11 10 00 00 00 01 1 B A 1 C Y X Z 1 1 & & & & & & 例例2 2 试分析下图所示组合逻辑电路的逻辑功能。试分析下图所示组合逻辑电路的逻辑功能。解：解：1 1、根据逻辑电路写出各输出端

7、的逻辑表达式，并进行化、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。简和变换。X = ABABABABAY CACACACAZ 2 2、列写真值表、列写真值表 A B C X Y Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1BABABABAY CACACACAZ X = A真值表真值表000011110011110001011010这个电路逻辑功能是对输入这个电路逻辑功能是对输入的二进制码求反码。最高位为的二进制码求反码。最高位为符号位，符号位，0表示正数，表示正数，1表示负表示负数，正数的反码与原码相同；数，正数的反码与原码相

8、同；负数的数值部分是在原码的基负数的数值部分是在原码的基础上逐位求反。础上逐位求反。 A B C X Y Z 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 03、确定电路逻辑功能、确定电路逻辑功能当当A为为0时，输出时，输出Y、Z分别与所分别与所对应的输入对应的输入B、C相同；相同；当当A为为1时，输出时，输出Y、Z分别是输分别是输入入B、C 取反。取反。1A111BCD&Y1Y2Y3 A A1 11 11 11 1B BC CD DY Y3 3Y Y1

9、 1Y Y2 21*YDBA DCDBADC2*YDCB DBC DCADCBDCBDCA3*YDC DBDCDB例例4:4:分析下图所示逻辑电路。分析下图所示逻辑电路。1 1、根据逻辑图写出输出函数的逻辑表达式、根据逻辑图写出输出函数的逻辑表达式1YDCDBA2YDCBDCBDCA3012345YDCDBmmmmmmY Y1 1 Y Y2 2 Y Y3 30 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 10 00 00 00 00 00 01 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 10 00 0

10、0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 10 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1D C B AD C B A2. 2. 列写真值表。列写真值表。DCBDCBDBA1514131211DCBADCBADCBADCBADCBADCBAmmmmmDCBA

11、DCBADCBADCBADCBADCBA678910mmmmm3. 3. 确定逻辑功能：确定逻辑功能：判断输入判断输入4 4位二进制数的数值范围位二进制数的数值范围11(DCBA)10 15, Y1=16 (DCBA)1010, Y2=10 (DCBA)10 5, Y3=1Y Y1 1 Y Y2 2 Y Y3 30 00 00 00 00 00 00 00 00 00 00 01 11 11 11 11 10 00 00 00 00 00 01 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 10 00 00 00 00 00 00 00 00 00

12、00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 10 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1D C B AD C B A组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。功能的最简单逻辑电路。电路要最简：所用器件数最少；器件种类最

13、少；器件之间的电路要最简：所用器件数最少；器件种类最少；器件之间的连线也最少。连线也最少。4.2 4.2 组合逻辑电路的设计组合逻辑电路的设计1.1.逻辑抽象：根据实际逻辑问题的因果关系确定输入、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；输出变量，并定义逻辑状态的含义；2 2、根据逻辑描述列出真值表；、根据逻辑描述列出真值表；3 3、由真值表写出逻辑表达式、由真值表写出逻辑表达式; ;5 5、 画出逻辑图。画出逻辑图。（1 1） 采用采用SSI-与或式：乘积项少；乘积项所含变量数少；与或式：乘积项少；乘积项所含变量数少；4 4、根据器件的类型、根据器件的类型

14、, ,简化和变换逻辑表达式简化和变换逻辑表达式（2 2） 采用采用MSI-所用芯片数最少所用芯片数最少;（3 3） 采用采用PLD组合逻辑电路的设计步骤组合逻辑电路的设计步骤 例例1 有一火灾报警系统，设有烟感、温感和紫外光感三种有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中有两种不同类型的火灾探测器。为了防止误报警，只有当其中有两种或两种类型以上的探测器发出火灾探测信号时，报警系统发出或两种类型以上的探测器发出火灾探测信号时，报警系统发出报警信号报警信号.试设计产生报警信号的逻辑电路。试设计产生报警信号的逻辑电路。输出（输出（F）：）：电路的报

15、警信号。电路的报警信号。 “1”：产生报警信号，：产生报警信号， “0”：不产生报警信号。：不产生报警信号。解：解：1、逻辑抽象逻辑抽象输入变量（输入变量（A、B、C）：烟感、温感和紫外光感三种探测器的：烟感、温感和紫外光感三种探测器的探测信号。探测信号。“1”：表示有火灾探测信号，：表示有火灾探测信号， “0”：表示没有火灾探测信号；：表示没有火灾探测信号；11001100B10101010C11101000F01111000A 真值表真值表3 3、根据器件的类型根据器件的类型, ,简化和变换逻辑表达式简化和变换逻辑表达式2、列写真值表，求得最简与或表达式。、列写真值表，求得最简与或表达式。

16、 CBCABAFBCACABF 与或式与或式：001001110001111001B CA(1) (1) 若采用若采用与非与非器件：器件：BCACABBCACABF (2) (2) 若采用若采用或非或非器件：器件：CBCABACBCABAF )()(3) (3) 若采用若采用与或非与或非器件？器件？CBCABACBCABAF 与非结构逻辑图与非结构逻辑图&ABCF&ABCF 或非结构逻辑图或非结构逻辑图1111( (电路略电路略) )Verilog: 条件语句-ifelse if（表达式）语句； if（表达式） 语句1； else 语句2； if（表达式1） 语句1； else if（表达式2

17、）语句2； else if（表达式m）语句m； else 语句m+1;注意：1、当表达式为0、x或z时都按照“假”来处理2、if(expression)等价于if(expression=1) if(!expression)等价于If(expression!=1)3、慎重使用if语句的嵌套Verilog: 条件语句-ifelse module alarm(A,B,C,F) input A,B,C; output F; assign F=(A&B) | (B&C)|(A&C); endmodule; reg F; always(A or B or C) begin if (A&B) | (A&C)

18、 | B&C) F=1; else F=0; endVerilog: 条件语句-ifelse reg F; always(A or B or C) begin if(A=1 & B=1) F=1; else if(A=1 & C=1) F=1; else if(B=1 & C=1) F=1; else F=0; endVerilog: 条件语句 wire 1:0 sum; assign sum = A + B + C; assign F = ( sum = 2 ) ? 1 : 0; reg1:0 sum; always (A or B or C) begin sum = A + B + C;

19、if (sum = 2) F = 1; else F = 0; endVerilog:-ifelse使用不当 always (al or d) begin if(al) q=d; end always (al or d) begin if(al) q=d; else q=0; end此程序没有写出al为其他值的情况，在编译器中，将视为在其他情况下保持原值不变，实际上完成的是一个锁存器的功能。等价于：例例4 4 水槽由两台水泵水槽由两台水泵 L L1 1 、L L2 2供水。供水。A A、B B、C C为三个水位为三个水位检测仪，当水位低于水位检测仪时，它们输出高电平，检测仪，当水位低于水位检测

20、仪时，它们输出高电平，当水位高于水位检测仪时，它们输出低电平。试用逻辑当水位高于水位检测仪时，它们输出低电平。试用逻辑门设计一个控制两台水泵供水的电路，要求门设计一个控制两台水泵供水的电路，要求: :1、当水位超过、当水位超过C点时：点时：水泵水泵L1 、L2均停止工作均停止工作;2、当水位超过、当水位超过B点，低于点，低于C点时：点时：仅仅L1工作工作;3、当水位超过、当水位超过A点，低于点，低于B点时：点时：仅仅L2工作工作;4、当水位低于、当水位低于A点时：点时：水泵水泵L1 、L2同时工作同时工作;L L1 1L L1 1A AB BL L1 1L L1 1A AB BL L1 1L

21、L2 2A AB BC CL L1 1L L1 1A AB BC C输入变量（输入变量（ABC ）：）：为三个检测仪的输出为三个检测仪的输出逻辑逻辑1 1：水位低于水位检测仪；：水位低于水位检测仪；逻辑逻辑0 0：水位高于水位检测仪。：水位高于水位检测仪。输出变量（输出变量（L L1 1， L L2 2）：两个水泵两个水泵逻辑逻辑1 1：水泵工作；：水泵工作；逻辑逻辑0 0：水泵不工作。：水泵不工作。1 1、逻辑抽象：、逻辑抽象：当水位超过当水位超过C C点时，点时，L1 、L2均停止工作均停止工作; ;L L1 1L L1 1A AB BC C2 2、列真值表、列真值表1 11 10 01

22、10 00 0X XX XX XX XX XX X1 10 0X XX X当水位超过当水位超过B点，低于点，低于C点时仅点时仅L1工作工作;当水位低于当水位低于A点时，点时，L1 、L2同时工作。同时工作。当水位超过当水位超过A点，低于点，低于B点时仅点时仅L2工作工作; L L1 1L L2 21 11 11 10 01 11 11 10 01 10 00 01 11 11 10 00 01 10 01 10 00 00 00 00 0 C C B B A A1 11 10 01 10 00 0X XX X X XX XX XX X1 10 0X XX X L1L21110111010011

23、10010100000CBA1X1X0101XX0XXX0X 00 01 11 10ABC100101XXXXL1BC 00 01 11 10ABC100011XXXXL2ABABCL1=+L2= B3 3、由真值表写出逻辑表达式简化和变换逻辑表达式、由真值表写出逻辑表达式简化和变换逻辑表达式4 4、画出逻辑电路（略）、画出逻辑电路（略）Verilog: 条件语句-ifelse reg L1, L2; always (A or B or C) begin if (C=0) begin L1=0; L2=0; end else if(B=0) begin L1=1; L2=0; end else

24、 if(A=0) begin L1=0; L2=1; end else begin L1=1; L2=1; end end格格雷雷码码C=1 试设计一可逆的四位码变换器。在控制信号试设计一可逆的四位码变换器。在控制信号C =1C =1时，它时，它将将二进制二进制码转换为格雷码；码转换为格雷码；C = 0C = 0时，它格雷码将转换为时，它格雷码将转换为二进制二进制码。码。Y Y3 3Y Y2 2Y Y1 1Y Y0 0四四位位码码变变换换器器C=0二二进进制制码码电路框图电路框图X X3 3X X2 2X X1 1X X0 0二二进进制制码码X X3 3X X2 2X X1 1X X0 0格格

25、雷雷码码二进制码二进制码X3X2X1X0格雷码格雷码g3g2g1g000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000C = 1C = 00000000100100011010001010110011110001001101010111100110111101111二进制码二进制码b3b2b1b0000000010011001001100111010101001100110111111110

26、1010101110011000格雷格雷码码X3X2X1X02 2、简化和变换逻辑表达式、简化和变换逻辑表达式( (以以g3、g2为例）为例）二进制码二进制码X3X2X1X0格雷码格雷码g3g2g1g000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000C = 1 g2= x3 + x 2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X3 X2 00 00 01 11 10

27、 X1 X0 01 11 10 g3 g3=X3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X3 X2 00 00 01 11 10 X1 X0 01 11 10 g2 C = 0（以（以b3、b2为例）为例）0000000100100011010001010110011110001001101010111100110111101111二进制码二进制码b3b2b1b00000000100110010011001110101010011001101111111101010101110011000格雷格雷码码X3X2X1X0 0 0 0 0 0 0 0 0 1 1 1 1 1

28、 1 1 1 X3 X2 00 00 01 11 10 X1 X0 01 11 10 b3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X3 X2 00 00 01 11 10 X1 X0 01 11 10 b2 33bX232bXX333YC gCb222YCgCb画出逻辑电路图画出逻辑电路图.(.(略略) )四四位位码码变变换换器器C CY Y3 3Y Y2 2Y Y1 1Y Y0 0X X3 3X X2 2X X1 1X X0 0g g3 3g g2 2g g1 1g g0 0y3 = ?y2= ?A L A & 1 G2 G1 A L AA G2 G1 A A L

29、A AAL 1 1 4.3 4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险AAL 不考虑门的延时不考虑门的延时 =0=0AAL 考虑门的延时考虑门的延时竞争：由于竞争：由于逻辑门存在延时时间逻辑门存在延时时间, ,信号经由不同的路径达到某信号经由不同的路径达到某一会合点的时间有先有后一会合点的时间有先有后的现象的现象; ;冒险：冒险：由于竞争而引起电路输出发生瞬间错误现象称为由于竞争而引起电路输出发生瞬间错误现象称为冒险冒险。冒险冒险表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。由于实际逻辑门有延迟时间如果从输入到输出的过

30、程中，不同通由于实际逻辑门有延迟时间如果从输入到输出的过程中，不同通路上门的级数不同，路上门的级数不同，或者门电路平均延迟时间的差异，可能会使或者门电路平均延迟时间的差异，可能会使逻辑电路产生竞争冒险。逻辑电路产生竞争冒险。4.3 4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.14.3.1产生竞争冒险的原因产生竞争冒险的原因 当电路输出端的逻辑函数表达式，在一定条件下可以简化成当电路输出端的逻辑函数表达式，在一定条件下可以简化成两个互补信号相乘或者相加，即两个互补信号相乘或者相加，即并且在互补信号的状态发生并且在互补信号的状态发生变化时可能出现冒险现象。变化时可能出现冒险现象

31、。AAL AAL 或者或者 竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑错误竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑错误的现象的现象AA G4 G2 G1 G3 A AC CB C B L=AC+BC 1 & & 1 C C AC CB L LACBC分析下图所示的逻辑电路是否会分析下图所示的逻辑电路是否会产生的竞争冒险产生的竞争冒险. .L为两个互补信号相加因此，该电路存在竞争冒险。为两个互补信号相加因此，该电路存在竞争冒险。 ，CCL 当当A=B=1时时4.3.2 4.3.2 消去竞争冒险的方法消去竞争冒险的方法 1. 1. 发现并消除互补变量发现并消除互补变量 A B C

32、 1 & L B = C = 0时时为消掉为消掉AA，变换逻辑函数式为，变换逻辑函数式为 )(CABAF 可能出现竞争冒险。可能出现竞争冒险。AAF BCBAACF 2. 2. 增加乘积项增加乘积项, ,避免互补项相加避免互补项相加 A AC CB C B 1 & & 1 L ， 当当A=B=1时，根据逻辑表达式有时，根据逻辑表达式有CBACL 0 1 A 0 0 0 1 0 1 1 1 L B C AB 00 01 11 10 当当A=B=1时时CBACL1CCLCBACL ABCCL3. 3. 输出端并联电容器输出端并联电容器 LC(a)(b)RoL420pF 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，其容量为可以在输出端并联一电容器，其容量为420pF420pF之间。致使之间。致使输出波形上升沿和下降