第6讲 TMS320C54x的最小系统设计

1、1u6.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引脚及说明的引脚及说明u6.2 6.2 最小最小系统设计方案系统设计方案u6.3 6.3 系统设计与实现系统设计与实现u6.4.I/O6.4.I/O控制控制LEDLED实例实例下一页下一页返回返回上一页上一页退出退出首页首页第第6章章 TMS320C54x最小系统设计最小系统设计2内容简内容简介介T TMS320C54x（简称（简称C54x）系列）系列DSP是是TI公司推出的低功公司推出的低功耗、高性能的耗、高性能的16位定点数字信号处理器，具有很好的操作位定点数字信号处理器，具有很好的操作灵活性和很高的运行速度

2、。灵活性和很高的运行速度。T TMS320VC5402共有共有144个引脚，可采用个引脚，可采用LQFP和和BGA两种两种封装方式。封装方式。T 一个完整独立的最小系统，至少应该包含以下内一个完整独立的最小系统，至少应该包含以下内: (1)系统系统上电可以独立运行用户最终程序上电可以独立运行用户最终程序; (2)系统至少扩充一定数系统至少扩充一定数量的量的FLASH，以便升级存储执行代码和存储关键数据防止，以便升级存储执行代码和存储关键数据防止掉电丢失掉电丢失;(3)系统至少扩充一定数量的系统至少扩充一定数量的RAM; (4)系统预留各系统预留各种外设接口，包括外中断、种外设接口，包括外中断、

3、HPI、串口、外部、串口、外部I/O接口等，接口等，可以外扩数据采集、控制模块等可以外扩数据采集、控制模块等;(5)具备基本的电源、复位具备基本的电源、复位、时钟、时钟、JTAG接口等电路。接口等电路。下一页下一页返回返回上一页上一页退出退出首页首页第第6章章 TMS320C54x最小系统设计最小系统设计36.1 TMS320C54x系列系列DSP的引脚及说明的引脚及说明 TMS320VC5402共有共有144个引脚，可采用个引脚，可采用LQFP和和BGA两种封两种封装方式。装方式。14414314214114013913813713613513413313213113012912812712

4、61251241231221211201191181171161151141131121111101091 2 3 4 5 6 7 8 9 101112131415161718192021222324252627282930313233343536108107106105 104 103 102 101 100 99 98 97 969594939291908988878685848382818079787776757473TMS320VC5402373839404142434445464748495051525354555657585960616263646566676869707172下一

5、页下一页返回返回上一页上一页退出退出首页首页第第6章章 TMS320C54x最小系统设计最小系统设计4TMS320VC5402 144引脚引脚LQFP封装俯视图：封装俯视图：5T 按照功能可将按照功能可将TMS320VC5402的引脚分为的引脚分为10部分，分别为数部分，分别为数据信号、初始化、中断和复位操作信号、多处理器信号、存据信号、初始化、中断和复位操作信号、多处理器信号、存储器控制信号、振荡器储器控制信号、振荡器/定时器信号、多通道缓冲串行口信定时器信号、多通道缓冲串行口信号、混杂信号、主机接口（号、混杂信号、主机接口（HPI）信号、电源引脚和）信号、电源引脚和IEEE1149.1(J

6、TAG)测试引脚。测试引脚。6.1 TMS320C54x系列系列DSP的引脚及说明的引脚及说明 第第6章章 TMS320C54x最小系统设计最小系统设计66.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引脚及说明的引脚及说明 T 引脚类型及列表说明引脚类型及列表说明:T I表示输入，表示输入，O表示输出，表示输出，Z表示高阻态，表示高阻态，S表示电源。表示电源。第第6章章 TMS320C54x最小系统设计最小系统设计76.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引脚及说明的引脚及说明 第第6章章 TMS320C54x最小系统设计最

7、小系统设计86.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引脚及说明的引脚及说明 第第6章章 TMS320C54x最小系统设计最小系统设计96.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引脚及说明的引脚及说明 第第6章章 TMS320C54x最小系统设计最小系统设计106.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引脚及说明的引脚及说明 下一页下一页返回返回上一页上一页退出退出首页首页第第6章章 TMS320C54x最小系统设计最小系统设计11下一页下一页返回返回上一页上一页退出退出首页首页1).

8、系统设计要求系统设计要求T 一个完整独立的最小系统，至少应该包含以下内容：一个完整独立的最小系统，至少应该包含以下内容： (1)系统上电可以独立运行用户最终程序，不需依赖计算机系统上电可以独立运行用户最终程序，不需依赖计算机/仿真器等设备开发。仿真器等设备开发。 (2)系统至少扩充一定数量的系统至少扩充一定数量的FLASH，以便升级存储执行代，以便升级存储执行代码和存储关键数据防止掉电丢失。码和存储关键数据防止掉电丢失。 (3)系统至少扩充一定数量的系统至少扩充一定数量的RAM。 (4)系统预留各种外设接口，包括外中断、系统预留各种外设接口，包括外中断、HPI、串口、外、串口、外部部I/O接口

9、等，可以外扩数据采集、控制模块等。接口等，可以外扩数据采集、控制模块等。6.2 最小最小系统设计方案系统设计方案第第6章章 TMS320C54x最小系统设计最小系统设计126.2 最小最小系统设计方案系统设计方案图图6-1 DSP6-1 DSP最小系统构成框图最小系统构成框图第第6章章 TMS320C54x最小系统设计最小系统设计2). 最小最小系统方案系统方案框图框图136.3 系统设计与实现系统设计与实现T 1.电源设计电源设计T TMS320VC5402内核与内核与I/O接口供电电压分别为接口供电电压分别为1.8V及及3.3V。加电过程，如果。加电过程，如果I/O口电压先于内核电压，或者

10、断电口电压先于内核电压，或者断电过程内核电压先于过程内核电压先于I/O口电压，则因反向驱动产生一个较大口电压，则因反向驱动产生一个较大的电流，影响芯片寿命甚至烧毁芯片，故至少要保证内核的电流，影响芯片寿命甚至烧毁芯片，故至少要保证内核与与I/O口同时供电，同时要考虑信号隔离。口同时供电，同时要考虑信号隔离。T 电源可以通过外部引入，也可通过电源可以通过外部引入，也可通过USB接口提供。外部接口提供。外部电源插孔标示内正外负；电源插孔标示内正外负；USB方式可通过跳线开关实现。方式可通过跳线开关实现。SPX1117M3-3.3，及，及SPX1117M3-1.8分别提供分别提供I/O口及内核口及内

11、核电压。电压。第第6章章 TMS320C54x最小系统设计最小系统设计146.3 系统设计与实现系统设计与实现T 1.电源设计电源设计1117输出后的输出后的40uF或者或者100uF电容起到电容起到隔离作用，可提高电源质量，不可省略。隔离作用，可提高电源质量，不可省略。第第6章章 TMS320C54x最小系统设计最小系统设计156.3 系统设计与实现系统设计与实现T 1.电源设计电源设计JP2接通时选择接通时选择USB接口供电接口供电第第6章章 TMS320C54x最小系统设计最小系统设计16T 1.电源设计电源设计 另外，另外，LM1117系列稳压芯片电路设计简单，电压谐波系列稳压芯片电路

12、设计简单，电压谐波小，功耗低，输出电流大，线性度高，市场售价仅小，功耗低，输出电流大，线性度高，市场售价仅1元左右，元左右，也可选用。也可选用。Dvdd为为I/O电压，电压，CVdd为内核电压。为内核电压。6.3 系统设计与实现系统设计与实现第第6章章 TMS320C54x最小系统设计最小系统设计17T 2 复位操作及复位系统设计复位操作及复位系统设计T TMS320C54x 提供了一个提供了一个 引脚引脚，它是外部复位信号的输入，它是外部复位信号的输入端，该引脚可提供一种不可屏蔽的外部中断，通过端，该引脚可提供一种不可屏蔽的外部中断，通过 可以对可以对处理器进行复位，使处理器进行复位，使 T

13、MS320C54x 的的CPU、片内外设和系统、片内外设和系统各部件进入一种各部件进入一种已知的状态已知的状态。T 上电后，复位引脚上的上电后，复位引脚上的低电平必须保持低电平必须保持10个时钟周期的时间个时钟周期的时间，以确保系统的振荡电路起振，时钟信号趋于稳定且处理器的各以确保系统的振荡电路起振，时钟信号趋于稳定且处理器的各个部分被正常初始化。个部分被正常初始化。 RSRS下一页下一页返回返回上一页上一页退出退出首页首页第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现1）.复位信号复位信号182）.复位状态复位状态T TMS320C54x复位期间

14、，处理器进行以下操作：复位期间，处理器进行以下操作： PMST中的中断向量指针中的中断向量指针IPTR（高（高9位字段）被位字段）被设置成设置成1FFh。 程序计数器程序计数器PC设置成设置成FF80h。 扩展程序计数器扩展程序计数器XPC被清零（如果被清零（如果XPC可用）。可用）。 不管不管 位的状态如何，将位的状态如何，将FF80h加到地址总线上。加到地址总线上。 数据总线变为高阻状态。数据总线变为高阻状态。 控制线处于无效状态。控制线处于无效状态。 产生中断应答信号产生中断应答信号 （低电平）。（低电平）。 ST1中的中断方式位中的中断方式位INTM置置1，关闭所有可屏蔽中断。，关闭所

15、有可屏蔽中断。 中断标志寄存器中断标志寄存器IFR被清零，以清除中断标志。被清零，以清除中断标志。MCMP/IACKT 2 复位操作及复位系统设计复位操作及复位系统设计第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现192）.复位状态复位状态T TMS320C54x复位期间，处理器进行以下操作：复位期间，处理器进行以下操作： 单指令重复计数器（单指令重复计数器（RC）被清除。）被清除。 产生同步复位信号产生同步复位信号 ，用于初始化片内外设。，用于初始化片内外设。 状态寄存器状态寄存器ST0=1800h，即以下的状态位被设置成它们的初，即以下的状态位

16、被设置成它们的初始值：始值：ARP=0，TC=1，C=1，OVA=0，OVB=0，DP=0。 状态寄存器状态寄存器ST1=2900h，即以下的状态位被设置成它们的初，即以下的状态位被设置成它们的初始值：始值：BRAF=0 ，CPL=0，XF=1，HM=0，INTM=1，OVM=0，SXM=1，C16=0，FRCT=0，CMPT=0，ASM=0。 处理器工作方式状态寄存器处理器工作方式状态寄存器PMST以下的状态位被设置成它们以下的状态位被设置成它们的初始值：的初始值：OVLY=0，AVIS=0，DROM=0，CLKOFF=0。SRESETT 2 复位操作及复位系统设计复位操作及复位系统设计第第

17、6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现20下一页下一页返回返回上一页上一页退出退出首页首页 3).复位电路复位电路T TMS320C54x的复位有两种方式，分别为软件复位和硬件复的复位有两种方式，分别为软件复位和硬件复位。软件复位是通过执行指令实现处理器的复位。硬件复位电位。软件复位是通过执行指令实现处理器的复位。硬件复位电路包括上电复位、手动复位和自动复位。路包括上电复位、手动复位和自动复位。 T TMS320C54x 提供了一个提供了一个/RS引脚，它是外部复位信号的输引脚，它是外部复位信号的输入端，该引脚可提供一种不可屏蔽的外部中断，上电

18、后，复入端，该引脚可提供一种不可屏蔽的外部中断，上电后，复位引脚上的位引脚上的低电平必须保持低电平必须保持10个指令周期的时间个指令周期的时间，TMS32VC5402指令周期为指令周期为10ns，即需要，即需要100ns低电平；同低电平；同时考虑系统振荡器达到稳定工作状态至少需要时考虑系统振荡器达到稳定工作状态至少需要20ms，故复，故复位电路至少要产生约位电路至少要产生约21ms的低电平的低电平。设计时复位参数一般。设计时复位参数一般大于大于21ms,以确保系统的振荡电路起振，时钟信号趋于稳定以确保系统的振荡电路起振，时钟信号趋于稳定且处理器的各个部分被正常初始化。且处理器的各个部分被正常初

19、始化。 T 2 复位操作及复位系统设计复位操作及复位系统设计第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现213).复位电路复位电路 上电后，电容两端的电压不能上电后，电容两端的电压不能突变，要靠电阻突变，要靠电阻R充电，充电时间充电，充电时间由由RC参数决定，时间越长，参数决定，时间越长，RS引脚低电平保持时间越长，复位引脚低电平保持时间越长，复位信号保持时间越长。手动复位在信号保持时间越长。手动复位在上电复位基础上增加按键及上电复位基础上增加按键及R1。按键闭合时，按键闭合时，R1与与C串联，串联，C上的上的电荷放电，使电荷放电，使C上的电压降

20、为上的电压降为0，开始复位，复位时间由按键保持开始复位，复位时间由按键保持时间控制。按键松开后，时间控制。按键松开后，C通过电通过电阻阻R充电，充电完成后保持为高电充电，充电完成后保持为高电平。平。R1C的时间常数较小。的时间常数较小。T 2 复位操作及复位系统设计复位操作及复位系统设计第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现223).复位电路复位电路 最有效的硬件保护措施是采最有效的硬件保护措施是采用具有自动监视功能的自动复用具有自动监视功能的自动复位电路，俗称位电路，俗称“看门狗看门狗”电路。电路。自动复位除能上电复位外，还自动复位除能上

21、电复位外，还能监视系统运行，当系统发生能监视系统运行，当系统发生故障或者死机后可实现自动复故障或者死机后可实现自动复位。当系统正常运行时，在规位。当系统正常运行时，在规定的时间内监视线输出规则变定的时间内监视线输出规则变化的高低电平信号，若在规定化的高低电平信号，若在规定的时间内该信号不发生变化，的时间内该信号不发生变化，自动复位电路就认为系统故障，自动复位电路就认为系统故障，进行复位。进行复位。T 2 复位操作及复位系统设计复位操作及复位系统设计第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现233).复位电路复位电路 系统上电后，系统上电后，MA

22、X706R在在RESET引脚输出复位信号；引脚输出复位信号；上电后，上电后，WDI端口监视端口监视DSP的的约定脉冲，若约定脉冲，若1.6s时间内不能时间内不能收到约定脉冲，即认为脉冲信收到约定脉冲，即认为脉冲信号不正常，号不正常，RESET/RESET将将自动发出复位信号；自动发出复位信号；PFI监视监视电源，如不正常，自动发出复电源，如不正常，自动发出复位信号。位信号。引脚名称引脚名称作用作用MR手动复位输入触发端VCC电源输入端GND电源接地端PFI电源故障监视输入端PFO电源故障输出端WDI看门狗输入NCRESET低电平有效复位输出端RESET高电平有效复位输出端WDO看门狗输出端MA

23、X706R引脚说明引脚说明T 2 复位操作及复位系统设计复位操作及复位系统设计第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现243). 复位电路复位电路 RC复位电路图（手动）复位电路图（手动）T 2 复位操作及复位系统设计复位操作及复位系统设计第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现手动复位电路参考参数手动复位电路参考参数25T 工作时钟的设定：外部输入的时钟经过倍频以后，产生工作时钟的设定：外部输入的时钟经过倍频以后，产生CPU的工作时钟以及同步接口所需的时钟信号，时钟信号的好坏的工作时钟以及

24、同步接口所需的时钟信号，时钟信号的好坏直接决定了系统的稳定性，直接决定了系统的稳定性，TMS320VC5402提供了内部和提供了内部和外部两种方式的时钟发生模式。外部两种方式的时钟发生模式。T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现T 时钟发生器用来为时钟发生器用来为TMS320C54x 提供时钟信号，它由内提供时钟信号，它由内部振荡器和锁相环（部振荡器和锁相环（PLL）电路组成。）电路组成。26T 时钟发生器工作时需要一个参考时钟输入，它可以由以下两种时钟发生器工作时需要一个参考时钟输入，它可以由以下两种方式提供

25、：方式提供：T (1).内部晶体振荡器。内部晶体振荡器。将一个晶体跨接在将一个晶体跨接在TMS320C54x的的X1和和X2/CLKIN引脚两端，同时引脚两端，同时CLKMD引脚必须设置启动内部振荡引脚必须设置启动内部振荡器模式。器模式。T (2).外部参考时钟源。外部参考时钟源。直接将外部时钟接入直接将外部时钟接入X2/CLKIN引脚，引脚，X1引脚悬空。引脚悬空。T 1）.参考时钟输入方式参考时钟输入方式T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现27T 锁相环（锁相环（PLL,Phase-Locked Loop

26、PLL,Phase-Locked Loop）是一种反馈控制电路是一种反馈控制电路。PLLPLL通常由鉴通常由鉴相器（相器（PD,Phase DetectorPD,Phase Detector）、）、环路滤波器（环路滤波器（LF,Loop FilterLF,Loop Filter）和压控振荡器和压控振荡器（VCO,Voltage Controlled OscillatorVCO,Voltage Controlled Oscillator）三部分组成。鉴相器又称为相位比较三部分组成。鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信器，它的作用是检测输入信号和输

27、出信号的相位差，并将检测出的相位差信号转换成电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制号转换成电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制。锁相环在工作的过程中，当输出电压，对振荡器输出信号的频率实施控制。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。PLLPLL利用外部输入的参考信号控制环

28、路内部振荡信号的频率和相位利用外部输入的参考信号控制环路内部振荡信号的频率和相位, ,可以实现可以实现输出信号频率对输入信号频率的自动跟踪。输出信号频率对输入信号频率的自动跟踪。T TMS320C54x内部的锁相环（内部的锁相环（PLL）电路具有频率放大和信号）电路具有频率放大和信号提纯的功能。提纯的功能。TMS320C54x有两种不同类型的有两种不同类型的PLL，即硬件配，即硬件配置的置的PLL和软件可编程和软件可编程PLL。 T 2).PLL类型及配置方式类型及配置方式T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现

29、28T (1).硬件配置的硬件配置的PLL T 所谓硬件配置的所谓硬件配置的PLL，就是通过设定，就是通过设定TMS320C54x的的3个时钟个时钟模式模式引脚引脚CLKMD1、CLKMD2、CLKMD3的状态，选定时钟方的状态，选定时钟方式，即选择片内振动时钟与外部参考时钟的倍频。具体的配置式，即选择片内振动时钟与外部参考时钟的倍频。具体的配置方式如方式如 下表所示。下表所示。(3引脚配置引脚配置)引脚状态引脚状态时钟方式时钟方式CLKMD1CLKMD2CLKMD3选择方案选择方案1选择方案选择方案2000用外部时钟源，用外部时钟源，PLL3用外部时钟源，用外部时钟源，PLL5110用外部时

30、钟源，用外部时钟源，PLL2用外部时钟源，用外部时钟源，PLL4100用内部振荡器，用内部振荡器，PLL3用内部振荡器，用内部振荡器，PLL5010用外部时钟源，用外部时钟源，PLL1.5用外部时钟源，用外部时钟源，PLL4.5001用外部时钟源，频率除以用外部时钟源，频率除以2用外部时钟源，频率除以用外部时钟源，频率除以2111用内部振荡器，频率除以用内部振荡器，频率除以2用内部振荡器，频率除以用内部振荡器，频率除以2101用外部时钟源，用外部时钟源，PLL1用外部时钟源，用外部时钟源，PLL1011停止方式停止方式停止方式停止方式说明说明: (1)不用不用PLL时，时，CPU频率是外部或内

31、部时钟频率的一半；频率是外部或内部时钟频率的一半； (2)使用使用PLL时，时，CPU频率是外部或内部时钟频率乘以频率是外部或内部时钟频率乘以N（PLLxN）；）； (3)选择方案选择方案1，2针对不同的器件；针对不同的器件； (4)停止方式表示停止方式表示PLL被禁止，系统时钟不提供给被禁止，系统时钟不提供给CPU外设，一种省电方式。外设，一种省电方式。T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现29T (2).软件可编程软件可编程PLL T 软件可编程软件可编程PLL是一种高度灵活的时钟控制方式。它的是一种高度灵

32、活的时钟控制方式。它的时钟定时钟定标器标器提供各种时钟乘法器系数，并能直接接通和关断提供各种时钟乘法器系数，并能直接接通和关断PLL。PLL的锁定定时器可以用于延迟转换的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁的时钟方式，直到锁定为止。通过编程时钟方式寄存器定为止。通过编程时钟方式寄存器CLKMD实现。实现。T 通过软件编程，可以选用以下两种时钟方式中的一种，即通过软件编程，可以选用以下两种时钟方式中的一种，即T PLL方式：方式：倍频方式倍频方式，输入时钟，输入时钟CLKIN乘以乘以31个可能的因子中个可能的因子中的一个因子，这些因子的取值范围是的一个因子，这些因子的取值范围是0.

33、2515，它们可以通过，它们可以通过PLL电路获得。电路获得。T DIV方式：方式：分频方式分频方式，输入时钟，输入时钟CLKIN除以除以2或或4。当使用分频。当使用分频模式时，所有的模拟电路，包括模式时，所有的模拟电路，包括PLL电路都关断，以使功耗降电路都关断，以使功耗降到最小。到最小。T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现30T (2).软件可编程软件可编程PLL T DSP复位后，时钟方式则由复位后，时钟方式则由3个外部引脚（个外部引脚（CLKMD1、C L K M D 2 和和 C L K M D 3

34、 ） 的 状 态 所 决 定 。 下 表 列 出 了） 的 状 态 所 决 定 。 下 表 列 出 了TMS320VC5402复位时复位时CLKMD1/2/3管脚和时钟方式寄存器管脚和时钟方式寄存器（CLKMD，地址为，地址为58h）及时钟的关系。）及时钟的关系。引脚状态引脚状态CLKMD寄存器复位寄存器复位值值时钟方式时钟方式CLKMD1CLKMD2CLKMD3000E007h用内部振荡器，用内部振荡器，PLL150019007h用内部振荡器，用内部振荡器，PLL100104007h用内部振荡器，用内部振荡器，PLL51001007h用内部时钟源，用内部时钟源，PLL2110F007h用内部

35、振荡器，用内部振荡器，PLL11110000h用内部振荡器，频率除以用内部振荡器，频率除以2，PLL不工作不工作101F000h用内部振荡器，频率除以用内部振荡器，频率除以4，PLL不工作不工作011保留保留复位后，根据需要重新编程加载复位后，根据需要重新编程加载CLKMD寄存器以选择时钟方式寄存器以选择时钟方式T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现31T 3). CLKMD寄存器及作用寄存器及作用T CLKMD寄存器用来定义寄存器用来定义PLL时钟模块中的时钟配置，属于存储时钟模块中的时钟配置，属于存储器映射

36、寄存器，地址为器映射寄存器，地址为58h。（使能位低电平有效）。（使能位低电平有效）1512(4)11103(8)210PLLMULPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUSPULLMUL: 和和PLLDIV、PLLNDIV共同决定共同决定PLL的乘系数的乘系数PULLCOUNT: PLL计数器，防止处理器锁定；计数器，防止处理器锁定；PULLON/OFF: PLL开关，和开关，和PLLNDIV一起使能或禁止一起使能或禁止PLL PLLON/OFF=0，PLLNDIV=0，关，关PLL PLLON/OFF=1，PLLNDIV=0，开，开PLL PLLON/

37、OFF=X，PLLNDIV=1，开，开PLL T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现32T 3). CLKMD寄存器及作用寄存器及作用1512(4)11103(8)210PLLMULPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUSPULLNDIV:PLL时钟方式选择位时钟方式选择位 PLLNDIV=0，采用，采用DIV方式方式 PLLNDIV=1，采用，采用PLL方式方式PULLSTATUS:PLL状态位状态位 PLLSTATUS=0，表示当前使用，表示当前使用DIV方式方式 P

38、LLSTATUS=1，表示当前使用，表示当前使用PLL方式方式 T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现33T 3). CLKMD寄存器及作用寄存器及作用1512(4)11103(8)210PLLMULIPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUSPULLNDIV:PLL时钟方式选择位时钟方式选择位 PLLNDIV=0，采用，采用DIV方式方式 PLLNDIV=1，采用，采用PLL方式方式PULLSTATUS:PLL状态位状态位 PLLSTATUS=0，表示当前使用，表示当前使

39、用DIV方式方式 PLLSTATUS=1，表示当前使用，表示当前使用PLL方式方式 T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现34T 3. CLKMD寄存器及作用寄存器及作用PLLNDIVPLLDIVPLLMUL(4位字段位字段)乘数因子乘数因子0 x0140.5（1/2）0 x150.25(1/4)10014PULLMUL+110151110或偶数或偶数PULLMUL/2+0.511奇数奇数PULLMUL/4PLL乘系数乘系数T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6

40、.3 系统设计与实现系统设计与实现35T 3). CLKMD寄存器及作用寄存器及作用PLL锁定之前，它不能作时钟用，锁定之前，它不能作时钟用，PLL未锁定期间，时钟未锁定期间，时钟发生器工作在发生器工作在DIV方式下，直到方式下，直到PLLCOUNT减为减为0后，后，PLL才开始对才开始对CPU定时；为此需要对定时；为此需要对PLLCOUNT编程以控编程以控制制PLL锁定自动延迟时间。锁定自动延迟时间。PLLCOUNT加载后，每来加载后，每来16个个输入时钟脉冲（输入时钟脉冲（CLKIN）减）减1，直到减为，直到减为0，PLL锁定，并锁定，并置置PLLSTATUS=1。PULLCOUNTLoc

41、kup Time/(16xTCLKIN)T 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现36T 3. CLKMD寄存器及作用寄存器及作用例：已知例：已知CLKIN的频率为的频率为13MHz,配置配置PLLx3方式：方式：分析：分析： 配置配置PLLON/OFF=1，开，开PLL； 乘系数为乘系数为3，按照表格第，按照表格第4行行PLL方式，方式， PLLMUL=0010,PLLDIV=0,PLLNDIV=1;依据依据PULLCOUNTLockup Time/(16xTCLKIN)；若；若锁定时间设定为锁定时间设定为50u

42、s;则则PULLCOUNT41编程加载编程加载CLKMD:STM #0010000101001111, CLKMDT 3. 时钟发生器时钟发生器第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现37T TMS320C54x具有多种省电方式，当暂时没有处理任务时，不具有多种省电方式，当暂时没有处理任务时，不必使处理器一直处于工作状态，通过软件配置可以使必使处理器一直处于工作状态，通过软件配置可以使CPU暂停暂停工作，处于休眠状态，使片内外设停止工作，以减小功耗，但工作，处于休眠状态，使片内外设停止工作，以减小功耗，但CPU的工作状态和处理数据得以保存。当

43、省电方式结束后，可的工作状态和处理数据得以保存。当省电方式结束后，可通过中断或复位随时唤醒通过中断或复位随时唤醒CPU，再重新进行正常的工作。这样，再重新进行正常的工作。这样就可以达到降低功耗、节省能源的目的。就可以达到降低功耗、节省能源的目的。 T TMS320C54x主要有主要有4种省电方式，分别为闲置方式种省电方式，分别为闲置方式1（IDLE1）、闲置方式）、闲置方式2（IDLE2）、闲置方式）、闲置方式3（IDLE3）和）和保持方式。保持方式。 可以通过执行可以通过执行IDLE1、IDLE2和和IDLE3这三条指令这三条指令中的一条使处理器进入相应的闲置方式；或通过控制信号的配中的一条

44、使处理器进入相应的闲置方式；或通过控制信号的配置（使外部引脚置（使外部引脚HOLD=0，ST1的状态位的状态位HM=1，暂停处理器，暂停处理器工作）实现保持方式。工作）实现保持方式。 T 4. TMS320C54x省电方式及实现省电方式及实现第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现38T TMS320C54x的的4种省电方式的操作如下种省电方式的操作如下T 4. TMS320C54x省电方式及实现省电方式及实现第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现使用IDLE K指令；不影响三总线391)

45、.闲置方式闲置方式1（IDLE1） T 执行执行IDLE1指令可使指令可使TMS320C54x进入闲置方式进入闲置方式1。在这种方式。在这种方式下，下，CPU的时钟停止工作，但片内外设的时钟没有停止，因的时钟停止工作，但片内外设的时钟没有停止，因此，片内外设仍然可以工作，如片内定时器仍可进行计数定此，片内外设仍然可以工作，如片内定时器仍可进行计数定时。时。2).闲置方式闲置方式2（IDLE2） T 执行执行IDLE2指令可使指令可使TMS320C54x进入闲置方式进入闲置方式2。在这种方式。在这种方式下，下，CPU和片内外设同时停止工作，但是和片内外设同时停止工作，但是DSP系统的锁相环仍系统

46、的锁相环仍保持活动状态，以便可以从闲置方式保持活动状态，以便可以从闲置方式2快速恢复。这种方法使系快速恢复。这种方法使系统功耗明显降低。统功耗明显降低。 T 4. TMS320C54x省电方式及实现省电方式及实现第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现403).闲置方式闲置方式3（IDLE3） T 执行执行IDLE3指令可使指令可使TMS320C54x进入闲置方式进入闲置方式3。在这种方式。在这种方式下，下，CPU、片内外设和锁相环（、片内外设和锁相环（PLL）全部停止工作。这种方）全部停止工作。这种方式是一种完全关闭模式，大幅度的降低了系统

47、功耗。式是一种完全关闭模式，大幅度的降低了系统功耗。 4).保持方式保持方式 T 保持方式是另外一种省电方式。当外部引脚保持方式是另外一种省电方式。当外部引脚/HOLD为低电平为低电平时，它使时，它使CPU的地址总线、数据总线和控制总线进入高阻状的地址总线、数据总线和控制总线进入高阻状态，并根据态，并根据ST1中的保持方式位中的保持方式位HM来终止来终止CPU运行，若运行，若HM=0，CPU继续读取指令并执行，继续读取指令并执行，HM=1，CPU停止工作。停止工作。5).其他降低功耗的功能其他降低功耗的功能T 除了上述四种省电方式外，还可以通过外部总线关断、时钟输除了上述四种省电方式外，还可以

48、通过外部总线关断、时钟输出（出（CLKOUT）关断、）关断、PLL分频模式来降低处理器的功耗。分频模式来降低处理器的功耗。下一页下一页返回返回上一页上一页退出退出首页首页T 4. TMS320C54x省电方式及实现省电方式及实现第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现41T TMS320C54x通过两个专用的可用软件控制的引脚提供通用通过两个专用的可用软件控制的引脚提供通用的的I/O功能。这两个专用的引脚分别是跳转控制功能。这两个专用的引脚分别是跳转控制输入输入引脚引脚 和外部标志和外部标志输出输出引脚引脚XF。T 1.跳转控制输入引脚跳转控

49、制输入引脚T 跳转控制输入引脚可以用来监视外部接口器件的状态。跳转控制输入引脚可以用来监视外部接口器件的状态。T 2.外部标志输出引脚外部标志输出引脚XFT 外部标志输出引脚外部标志输出引脚XF是一个软件控制的输出引脚，可以用来是一个软件控制的输出引脚，可以用来给外部器件发信号。给外部器件发信号。 BIOBIO下一页下一页返回返回上一页上一页退出退出首页首页T 5.通用通用I/O引脚及应用引脚及应用第第6章章 TMS320C54x最小系统设计最小系统设计6.3 系统设计与实现系统设计与实现42T 例例 控制示例控制示例T XC 2, BIO ;该指令通过查询外部引脚该指令通过查询外部引脚 的状态来控制程序的走向。的状态来控制程序的走向。当满足条件当满足条件 =0时，则执行后面的一条双字或两条单字指令，否则，执时，则执行后面的一条双字或两条单字指令，否则，执行两条行两条NOP指令。指令。T 例例 XF控制示例控制示例T SSBX XF ;置位置位(1) XF引脚引脚T RSBX XF ;复位复位(0) XF引脚引脚BIOBIOBIOT 5.通用通用I/O引脚及应用引脚及应用第第6章章 TMS320C54x最小系统设计最