第5章 时序逻辑电路

1、第第5 5章章 时序逻辑电路时序逻辑电路1第第5 5章章 时序逻辑电路时序逻辑电路 5.1 5.1 概述概述 5.2 5.2 时序逻辑电路的一般分析方法时序逻辑电路的一般分析方法 5.3 5.3 寄存器寄存器 5.4 5.4 计数器计数器第第5 5章章 时序逻辑电路时序逻辑电路25.1 5.1 概述概述反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出状态。一、时序逻辑电路的特点一、时序逻辑电路的特点1、功能特点、功能特点由组合逻辑电路和存储电路组成；含有反馈电路。任一时刻的输出信号不仅取决于该时刻的输入信号输入信号，而且还与上一个时刻的输出状态输出状态有

2、关有关。2、电路结构特点、电路结构特点第第5 5章章 时序逻辑电路时序逻辑电路3 同步同步时序逻辑电路：时序逻辑电路：所有触发器的时钟所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲端连在一起。所有触发器在同一个时钟脉冲 CP CP 控制下同步工作。控制下同步工作。 异步异步时序逻辑电路：时序逻辑电路：触发器不在同一触发器不在同一时钟作用下同步工作。时钟作用下同步工作。 二、时序逻辑电路的分类二、时序逻辑电路的分类根据根据触发器的动作特点不同触发器的动作特点不同分类分类第第5 5章章 时序逻辑电路时序逻辑电路4三、时序电路逻辑功能的表示方法三、时序电路逻辑功能的表示方法 时序电路的逻辑功

3、能可用时序电路的逻辑功能可用特性方程特性方程、状态状态转换表转换表、卡诺图卡诺图、状态转换图状态转换图、时序图时序图和和逻辑逻辑图图等方式表示，这些表示方法在本质上是相同等方式表示，这些表示方法在本质上是相同的，可以互相转换。的，可以互相转换。第第5 5章章 时序逻辑电路时序逻辑电路55.2 5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 所谓时序电路的分析，就是根据给定的时序电路，找出电路的逻辑功能。具体地说，就是要找出给定电路的状态和输出的状态在时钟脉冲作用下随输入变量变化的规律。5.2.1 5.2.1 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法一、同步时序逻辑电路的一般分

4、析步骤一、同步时序逻辑电路的一般分析步骤1、写方程式、写方程式：（1）驱动方程（2）状态方程及输出方程2、列状态转换表、列状态转换表3、画状态转换图与时序图、画状态转换图与时序图4、分析与说明其逻辑功能、分析与说明其逻辑功能5、 检查自启动检查自启动第第5 5章章 时序逻辑电路时序逻辑电路6【例【例1】 试分析下图所示时序电路的逻辑功能。写出试分析下图所示时序电路的逻辑功能。写出它的驱动方程、状态方程和输出方程，并画出状它的驱动方程、状态方程和输出方程，并画出状态转换图和时序图。设初始状态态转换图和时序图。设初始状态Q Q3 3Q Q2 2Q Q1 1=000=000。第第5 5章章 时序逻辑

5、电路时序逻辑电路7解：从给定的电路图写出驱动方程和输出方程解：从给定的电路图写出驱动方程和输出方程 （1 1）驱动方程）驱动方程：nnnnnnnQKQQKKQQJQQJJ131321123132111（2）输出方程： nnQQC13（3 3）状态方程）状态方程有效）（有效）（有效）（CPQQQQQQKQJQCPQQQQQQQKQJQCPQQQQKQJQnnnnnnnnnnnnnnnnnnnnnnn3131233331321312322221211111111111第第5 5章章 时序逻辑电路时序逻辑电路8（4 4）列状态表）列状态表 现现 态态 次次 态态 输输 出出 nnnQQQ012 10

6、1112 nnnQQQ C 0 0 00 0 10 1 0 0 1 11 0 01 0 1 1 1 01 1 1 0 0 10 1 00 1 11 0 0 1 0 10 0 01 1 1 0 1 000000101CP123456第第5 5章章 时序逻辑电路时序逻辑电路9（5 5）画状态图）画状态图（6 6）时序图）时序图CPtQ3tCtQ2t1 2 3 4 5 6Q1t第第5 5章章 时序逻辑电路时序逻辑电路10【例【例2 2】试画出下图所示时序电路的状态图，并检查电】试画出下图所示时序电路的状态图，并检查电路的自启动能力。设初始状态路的自启动能力。设初始状态Q Q3Q Q2Q Q1=000

7、=000。第第5 5章章 时序逻辑电路时序逻辑电路11解解: : （1 1） 由给定的电路图写出驱动方程和输出方程由给定的电路图写出驱动方程和输出方程1131KQJnnnQKQJ121213123KQQJnnnnnQQQC321（2）将驱动方程代入JK触发器的特性方程，得到电路的状态方程 ：nnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQKQJQ123132121211213111111第第5 5章章 时序逻辑电路时序逻辑电路12 现现 态态 次次 态态 输输 出出 nnnQQQ012 101112 nnnQQQ C 0 0 00 0 10 1 0 0 1 11 0 01 0

8、1 1 1 01 1 1 0 0 10 1 00 1 11 0 0 0 1 00 0 00 1 0 0 0 000001000例例2的状态表的状态表（3）列状态表第第5 5章章 时序逻辑电路时序逻辑电路13（4）画状态转换图画状态转换图(5)(5)检查电路是否具有自启动能力检查电路是否具有自启动能力 从状态转换图可知本电路实际使用的有效状态数是5个：000、001、010、011、100，存在3个无效状态101、110、111。经检查，3个无效状态分别代入状态方程后，都能转入有效循环，如上图所示，所以。具用自启动能力。第第5 5章章 时序逻辑电路时序逻辑电路145.3 5.3 寄存器寄存器 寄

9、存器是最常见的一个重要数字部件。它被广泛地用于寄存器是最常见的一个重要数字部件。它被广泛地用于各类数字系统和计算机中。各类数字系统和计算机中。 按功能上的差异来分，寄存器分成数码寄存器数码寄存器和移位移位寄存器寄存器两大类。 5.3.1 数码寄存器数码寄存器 电电路路结结构构若输入：若输入：1 0 0 11 0 0 11 1 0 0 10 0 1存数指令CPQ0Q1Q2Q3D0D1D2D31DR1DR1DR1DRMR第第5 5章章 时序逻辑电路时序逻辑电路155.3.2 移位寄存器移位寄存器 移位寄存器不但可用于存放数码，还可以根据需要移位寄存器不但可用于存放数码，还可以根据需要使数码使数码向

10、左向左或或向右向右移位。移位。双向双向移位移位寄寄 存存 器器单向单向移位移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每输入一个移位脉冲，移位寄存每输入一个移位脉冲，移位寄存器中的数码依次向左移动器中的数码依次向左移动 1 1 位。位。每输入一个移位脉冲，移位寄存每输入一个移位脉冲，移位寄存器中的数码依次向右移动器中的数码依次向右移动 1 1 位。位。在在移位脉冲移位脉冲作用下，既可实现右移作用下，既可实现右移也可实现左移。也可实现左移。 第第5 5章章 时序逻辑电路时序逻辑电路16一、单向移位寄存器一、单向移位寄存器 1、右移位右移位电路组成电路组成（从Q0 向Q3移

11、)D是右移数据输入端；Q0Q1Q2Q3 端是并行输出端。2 2、功能分析、功能分析例如：要移入1011右移状态表1 0 0 00 1 0 01 0 1 01 1 0 1 1234Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3D DCPCP的顺序的顺序1011有效）有效）有效）有效）CPQQCPQQCPQQCPDQnnnn(n213n112n01110第第5 5章章 时序逻辑电路时序逻辑电路17功能表：功能表：RD S1 S0 工作状态 0 x x 清零 1 0 0 保持 1 0 1 右移(向Q3移)1 1 1 并行输入1 1 0 左移(向Q0移)10 111 1 11 1 11 1 1

12、 11234问题：4个CP后，为什么向右移入了4个1 ?向右移举例：1要想只将一个1右移，操作过程见上：1 0 1 0 0 1 0 0 0 10Q0 Q1 Q2 Q3CPS1S074LS194RDD0 D1 D2 D3DIRDIL1234二、集成双向移位寄存器二、集成双向移位寄存器7474LS194LS194第第5 5章章 时序逻辑电路时序逻辑电路185.4 5.4 计数器计数器计数器计数器同步同步异步异步二进制二进制十进制十进制任意进制任意进制二进制二进制十进制十进制任意进制任意进制加法，减法，可逆加法，减法，可逆加法，减法，可逆加法，减法，可逆加法计数器：随加法计数器：随cp的输入，电路递

13、增计数的输入，电路递增计数减法计数器：随减法计数器：随cp的输入，电路递减计数的输入，电路递减计数可逆计数器：随可逆计数器：随cp的输入，电路可增可减计数的输入，电路可增可减计数5.4.1 概述概述第第5 5章章 时序逻辑电路时序逻辑电路195.4.2 5.4.2 二进制计数器二进制计数器 1 1、同步二进制加法计数器、同步二进制加法计数器J1=K1 =Q0；J2=K2 =Q1Q0；J0=K0=1C=Q2Q1Q0(2)(2) 驱动方程驱动方程(1) (1) 输出方程输出方程(3)(3)状态方程状态方程 有效）（有效）（有效）（CPQQQQCPQQQCPQQnnonnnnonnn21121110

14、10)(第第5 5章章 时序逻辑电路时序逻辑电路20(4)时序波形图时序波形图已知：已知：C=QC=Q2 2Q Q1 1Q Q0 0有效）（有效）（有效）（CPQQQQCPQQQCPQQnnonnnnonnn2112111010)(5) 分析功能分析功能这是八进制计数器这是八进制计数器(也是三位二进制加法计数器也是三位二进制加法计数器)Q Q 1 1、Q Q 2 2、Q Q 3 3 端分别为四分频、八分频和十六分频端。端分别为四分频、八分频和十六分频端。若若CPCP的频率为的频率为f f 计数器的另一个作用是分频：计数器的另一个作用是分频：同理：同理：Q Q0 0端输出脉冲的频率为端输出脉冲的

15、频率为1 1/ /2 2f f， Q Q0 0端为二分频端。端为二分频端。 Q Q2 2端输出脉冲的频率为端输出脉冲的频率为1 1/ /8 8f f， Q Q2 2端为八分频端。端为八分频端。则，则，第第5 5章章 时序逻辑电路时序逻辑电路212 2、集成集成4位同步二进制加法计数器位同步二进制加法计数器7474LS161LS161CLK：时钟输入端ENP、ENT：功能转换端RCO：进位输出端MR：复位端(低电平有效)LOAD：预置数的控制端D3D2D1D0：预置数的输入端Q3Q2Q1Q0：数据输出端第第5 5章章 时序逻辑电路时序逻辑电路2274LS161的功能表的功能表第第5 5章章 时序

16、逻辑电路时序逻辑电路234、四位二进制同步可逆计数器、四位二进制同步可逆计数器7474LS193LS193功能表功能表第第5 5章章 时序逻辑电路时序逻辑电路245.4.3 集成十进制计数器 集成同步十进制加法计数器的典型产品有74LS160。其电路框图、功能表和74LS161相同，但输出只有00001001十个稳定状态。进位输出函数C=Q3Q0,状态转换图如下页图所示。 一、集成同步十进制计数器一、集成同步十进制计数器 第第5 5章章 时序逻辑电路时序逻辑电路257474LS160LS160的状态转换图的状态转换图（Q3Q2Q1Q0 ）0000000100100011010001010110

17、011110001001101010111110111111001101C=Q3Q0=1第第5 5章章 时序逻辑电路时序逻辑电路26二、集成同步十进制可逆计数器二、集成同步十进制可逆计数器 集成同步十进制可逆计数器有单时钟和双时钟两种类型，并各有定型的集成电路产品出售。属于单时钟类型的有74LS190、74LS168、CC4510等。属于双时钟类型的有74LS192、CC40192等。下面以74LS192为例介绍十进制可逆计数器的功能特点。 74LS192的引脚排列图和逻辑符号图与74LS193相同，所不同的是74LS192是十进制，而74LS193是十六进制。即当电路从0000开始计数，直到

18、输入第9个计数脉冲为止，它的工作过程与二进制相同。输入第9个计数脉冲后电路进入1001状态，这时电路将通过控制电路使当输入第10个计数脉冲后，电路返回到0000状态，从而实现十进制计数器。 第第5 5章章 时序逻辑电路时序逻辑电路27引脚图及逻辑符号如下图所示：引脚图及逻辑符号如下图所示：74LS192常用在单片机系统和数字电路中。第第5 5章章 时序逻辑电路时序逻辑电路2874LS192的功能表的功能表第第5 5章章 时序逻辑电路时序逻辑电路295.4.4 实现任意进制实现任意进制M计数器的构成方法计数器的构成方法用 N 进制计数器，构成 M 进制计数器（一）一） MN 的情况的情况（用多片

19、N进制计数器组合构成）1 1、连接线路、连接线路Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D0Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D0CP1Y（1）（2）第第5 5章章 时序逻辑电路时序逻辑电路38例例2 2试用两片74LS160构成百进制计数器。2 2、连接方式与特点、连接方式与特点1）异步CP方式。低位的进位信号是高位的时钟。2）两片的EP、ET恒为1，都处于计数状态。3 3、进制、进制 MM = 1010 = 100高位的C 端是此计数器的进位输出端，进位信号为Y=1。高位、低位各自能输出10个稳定状态：1 1、连

20、接线路、连接线路为何用非门？Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D0CP1Y（1）（2）Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D01第第5 5章章 时序逻辑电路时序逻辑电路39例例2 两片之间用非门连接的原理两片之间用非门连接的原理74LS160是CP作用的计数器，若片间连接不用非门，则：CP910Q0Q1Q2Q3低位C1Q0高位1110010000第9个CP过后，电路输出（1 ，1001），出错。CP910Q0Q1Q2Q3Q0110010000C1低位若用非门连接，则正常输出。0高位第第5 5章章 时序逻辑电路时序

21、逻辑电路40例例3 3电路如图，试分析电路为几进制计数器，两片之间是几进制。解：解：1 1、连接方式与特点、连接方式与特点异步CP方式。（1）片Y端的进位信号是（2）片的时钟。（1）片是10进制，当两片计数到0001、0010状态时，电路整体清零。Y 端是此计数器的进位输出端，进位信号为Y=0。CP1Y（1）（2）Q3 Q2 Q1 Q0CCPEPET74LS161RDLDD3 D2 D1 D0Q3 Q2 Q1 Q0CCPEPET74LS161RDLDD3 D2 D1 D0&11Y（即：两片之间是10进制）。0 0 0 10 0 1 00 0 0 00 0 0 0第第5 5章章 时序逻辑电路时序

22、逻辑电路412 2、 计数状态表计数状态表（2）片 （1）片CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数190 0 0 00 0 0 0100 0 0 00 0 0 1110 0 0 10 0 0 1120 0 1 00 0 0 112101112130 0 0 0 0 0 0 00 0 0 0 0 0 0 0 00 0 0 11 0 0 1暂态此例能否用整体置数法？问题：3 3、进制、进制 MM = 10 + 2 = 12 。RD=0第第5 5章章 时序逻辑电路时序逻辑电路42例例4 4电路如图，试分析电路为几进制计数器，两片之间是几进制。解：（1）片的进位信号控制（2）片的使能端，

23、Y 端是此计数器的进位输出端，进位信号为Y=0。两片之间是16进制。当两片计数到0100、0010状态时，Q3 Q2 Q1 Q0CCPETEP74LS161RDLDD3 D2 D1 D0Q3 Q2 Q1 Q0CCPETEP74LS161RDLD D3 D2 D1 D0CP1（1）（2）11Y&同步CP方式。（2）片仅在 ET=EP=C1=1 的时间内计数。1 1、连接方式与特点、连接方式与特点0 1 0 00 0 1 00 0 0 00 0 0 0电路总体置入0。第第5 5章章 时序逻辑电路时序逻辑电路43（2）片 （1）片CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数1160 0 0

24、00 0 0 112170 0 0 0 0 0 0 00 0 0 0 0 0 0 0 00 0 0 10 0 0 0 150 0 0 0161 1 1 1310 0 0 1321 1 1 1 320 0 1 0330 0 0 0 470 0 1 0481 1 1 1 480 0 1 1490 0 0 0 630 0 1 1641 1 1 1 640 1 0 0650 0 0 0 67650 1 0 00 0 0 1 660 1 0 00 0 1 0 3 3、进制、进制 M:M = 164 + 3 = 672 2、计数状态表、计数状态表6667LD=0第第5 5章章 时序逻辑电路时序逻辑电路44

25、5.3 常用计数器常用计数器IC简介简介 表 5.6列出了常用计数器的型号和功能。 类型 型 号 功 能 计数器 746874LS90 74LS92 74LS9374LS16074LS161双十进制计数器十进制计数器十二分频计数器4位二进制计数器同步十进制计数器4位二进制同步计数器（异步清除）表 5.6 常用计数器第第5 5章章 时序逻辑电路时序逻辑电路45 类型 型 号 功 能 计数器74LS16274LS16374LS16874LS16974LS19074LS19174LS19274LS19374LS19674LS197十进制同步计数器（同步清除） 4位二进制同步计数器（同步清除）可预置制

26、十进制同步加/减计数器可预置4位二进制同步加/减计数器可预置十进制同步加/减计数器可预置制4位二进制同步加/减计数器可预置十进制同步加/减计数器（双时钟）可预置4位二进制同步加/减计数器（双时钟）可预置十进制计数器可预置二进制计数器续表（续表（2）第第5 5章章 时序逻辑电路时序逻辑电路46 类型 型 号 功 能 计数器74LS29074LS29374LS39074LS39374LS49074LS56874LS56974LS66874LS669十进制计数器4 位二进制计数器双4位十进制计数器双4位二进制计数器（以不清楚）双4位十进制计数器可预置十进制同步加/减计数器（三态）可预置二进制同步加/

27、减计数器（三态）十进制同步加/减计数器二进制同步加/减计数器续表（续表（3）第第5 5章章 时序逻辑电路时序逻辑电路47 类型 型 号 功 能 计数器74LS69074LS69174LS69274LS69374LS69674LS69774LS69874LS699可预置十进制同步计数器/寄存器（直接清除、三态）可预置二进制同步计数器/寄存器（直接清除、三态）可预置十进制同步计数器/寄存器（同步清除、三态）可预置二进制同步计数器/寄存器（同步清除、三态）十进制同步加/减计数器（三态、直接清除）二进制同步加/减计数器（三态、直接清除）十进制同步加/减计数器（三态、同步清除）二进制同步加/减计数器（三

28、态、同步清除）续表（续表（4）第第5 5章章 时序逻辑电路时序逻辑电路481、 时序逻辑电路时序逻辑电路一般由一般由触发器和组合电路组触发器和组合电路组成成，它有，它有同步同步和和异步异步两种类型。两种类型。 2 2、 寄存器寄存器不仅可以不仅可以存放存放数据数据，还可将数据，还可将数据左左移移或或右移右移，同时能，同时能构成构成序列信号发生器、计数器、序列信号发生器、计数器、分频器等。分频器等。 3 3、 计数器计数器是是累计累计输入脉冲个数输入脉冲个数的数字部件，的数字部件，运用运用反馈归零法反馈归零法和和反馈置数法反馈置数法可以构成可以构成N N进制计数进制计数器，多片集成计数器器，多片集成计数器级联级联可以扩大计数容量。可以扩大计数容量。 本章小结本章小结第第5 5章章 时序逻辑电路时序逻辑电路49总结总结JK触发器的特性方程：触发器的特性方程：nnnQKQJQ1D触发器的特性方程：触发器的特性方程：DQn1nnQQ1T触发器的特性方程：触发器的特性方程：T触发器的特性方程：触发器的特性方程：nnQTQ1基本基本RS触