数字电子技术基础试题

1、一、填空题：（每空3分，共15分）1 .逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。2 .将2004个“1”异或起来得到的结果是（0）。3 .由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。4 .TTL器件输入脚悬空相当于输入（高）电平。5 .基本逻辑运算有：（与）、（或）和（非）运算。6 .采用四位比较器对两个四位数比较时，先比较（最高）位。7 .触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8 .如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器9 .目前我们所学的双极型集成电路和单极型集成

2、电路的典型电路分别是（TTL）电路和（CMOS）电路。10 .施密特触发器有（两个）个稳定状态.，多谐振荡器有（0）个稳定状态。11 .数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12 .两二进制数相加时，不考虑低位的进位信号是（半）加器。13 .不仅考虑两个_本位相加，而且还考虑来自低位进位相加的运算电路，称为全加器。14 .时序逻辑电路的输出不仅和该时刻输入变量的取值有关，而且还与该时刻电路所处的状态有关。15 .计数器按CP脉冲的输入方式可分为_同步计数器和_异步计数器_o16 .触发器根据逻辑功能的不同，可分为_RS触发器、_T触发器、_JK触发器_、_丁触发器、D触发器等

3、。17 .根据不同需要，在集成计数器芯片的基础上，通过采用反馈归零、预置数法、进位输出置最小数法_等方法可以实现任意进制的技术器。18 .4.一个JK触发器有2个稳态，它可存储1位二进制数。19 .若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20 .把JK触发器改成T触发器的方法是J=K=T。21 .N个触发器组成的计数器最多可以组成2的n次方进制的计数器。22 .基本RS触发器的约束条件是RS=0。一23 .对于JK触发器，若J=K,则可完成T触发器的逻辑功能;若J=K,则可完成D触发器的逻辑功能。四.画图题：（5分）1.试画出下列触发器的输出波形（设触发器的初态为0

4、）。（12分）1.CP2.3.门口门口.QO1cpnnA八2.已知输入信号X,Y,Z的波形如图3所示，试画出的波形。dY-oQ2F=XYZXYZXYZXYZZJ图3波形图五.分析题（30分）1、分析如图所示组合逻辑电路的功能。2 .试分析如图3所示的组合逻辑电路。（15分）1）,写出输出逻辑表达式；2）.化为最简与或式；3）,列出真值表；4）.说明逻辑功能。3 .七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。（20）计数脉冲7n61功能表CFkEPET工愀状X0XXX置零旦10XX健救X1101保持X11X0保持（但R1111计数（2）说出电路的

5、功能。（74161的功能见表）耘！决4於？桃1b设计一个三人表决用的组合逻辑电路图，只要有2,试用JK触发器和门电路设计一个十三进制的计数器，并检查设计的电路能否自启动。（14分）去画册却波后说明如丹0讨示的用555定时器构成的电金功能，求出UT+、UT-和AUT,4.74161组成的电路如题37图所示，分析电路，并回答以下问题（1）画出电路的状态转换图（QQQQ）*VCn1Voh三.化简题：1、利用摩根定律证明公式反演律（摩根定律）AB=ABAB-AB2、画出卡诺图化简得四.画图题：2五.分析题20分)1.1、写出表达式2、画出真值表3、当输入A、B、C中有2个或3个为1时，输出丫为1,否则

6、输出丫为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。2.(1)逻辑表达式Y=AB(A二B)C丫2=A=B二C(2)最简与或式：Y=ABACBCY2=ABCABCABCABC(3)真值表Y1=ABY2=BCK=CAABCY0000001001003.CP*(4)逻辑功能为：全加器。ABCY1Y20000000110010100110110010101011100111111Y=AB+BC+CA3.i)据逻辑图写出电路的驱动方程:T3=Q0Q1Q22)求出状态方程:To-11二QoT2二Q0Q1Q=0；_Qin1=QoQQQiQ；1=QoQRQ3Q0Q1Q2

7、Q33）写出输出方程：C=Q0Q1Q2Q34）列出状态转换表或状态转换图或时序图：q；1=qQiQ2Q0q1q2CPQ3Q2Q1Qo等效十进制数C000000010001102001020151111150160000005）从以上看出，每经过16个时钟信号以后电路的状态循环变化一次；同时，每经过16个时钟脉冲作用后输出端C输出一个脉冲，所以，这是一个十六进制记数器，C端的输出就是进位。0001001000100011001101000100010101010110011001110111100010001001100110101010101110110000状态转换图:Qn3Qn2Qn1Qn

8、oQn+13Qn+12Qn+11Qn+1000000001解：（1）状态转换表:（2）功能：11进制计数器。从0000开始计数，当为1011时，通过与非门异步清零，完成一个计数周期。六.设计题：1、画出真值表2写出表达式QQ2QC0画出逻辑图21YHB意FC状态CA图如下:波形如图Q3Q2QiQoOOOO00010010001101000101110010110000000100100011010001011100101K1010100K1000CLKQoQiQ?Qa2、逻辑函数为Y(A,B,C)=AB+ACo使丫为1的变量取值组合ABC为(56.已知TTL与非门的参数如下:(2)(4)3.A

9、BC=111,ABC=111,ABC=000,ABC=111,ABC=100,ABC=110,ABC=010,ABC=110,ABC=110,ABC=001,ABC=100,ABC=011,ABC=011ABC=101ABC=101ABC=00124译码器电路如下图，则输出表达式为:(1)Y3=BA,Y2=BA,Y1=BA,Y0=BA(2)丫3=ba,Y2=Ba,y1=bA,Y0=BA(3)Y3=BA,Y2=Ba,丫1=BA,Y0=BA(4)Y3=BA,丫2=BA,Y1=BA,Y0=BA4.数据选择器的逻辑电路如图,在选通端S为高电平的情况下,为:(1)Z=D0,(2)Z=D15.施密特触发器

10、的符号如下图(3)Z=D2,(4)Z=D3a)所示，它的电压传输特性为：Vcc=5V,Vt=1.4V,V|Lmax=0.3V,V|Hmin=2.0V,VolVOHmin=2.4V，求其高电平噪声容限(max0.4V,(A)0.5V,(B)0.4V,(C)1.2V,(D)2.0V、按要求做题CP试画出图3在CP脉冲作用下Q1,Q2,Y对应的电压波形。(设触发器的初态为0,画6个完整的CP脉冲的波形)3、图1、的表达式。2中电路由TTL门电路构成，图3由CMOS门电路构成，试分别写出F1、F2、F35、分析所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能F3Z1227、指出图中

11、各TTL门电路的输出是什么状态(高电平、低电平、高阻)？9、用公刀法将下列函强化为最简写或表达式。Y=AC+ABC+ACD+CDY=A(CD)+BCD+ACD+ABCD10、用卡谙茴花简法招函痴化为最简与或表达式。(1)Y=BCD+AB+ACD+ABC(2)Y(A,B,C,D)=E(m3im5,m6,m7,m10)给定约束条件为m0+m1+m2+m4+m8=011、分析所示组合逻辑电路的功能(表达式、真值表及功能说明)13由同步十进制加法计数器74LS160构成一数字系统如图所示，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示：1).画出74LS160的状态转换图；2).画出整个数字系

12、统的时序图；真值表ABcz00lj10010010001111000101011011111RARB15、集成4位二进制加法计数器74161的连接图如图所示，LD是预置控制端;D0、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0是最低位，Q3是最高位；LD为低电平时电路开始置数，LD为高电平时电路计数。试分析电路的功能。要求：(1)列出状态转换表;(2)检验自启动能力;(3)说明计数模值。n口门n口口门口nnnnriLDQOQIQ2Q3EP3) .如果用同步四位二进制加法计数器74LS161代替74LS160,试画出其电路图(要求采用置数法)；4) .试用一片译码器74LS138辅助与非门实现该组合逻辑电路功能。14、电路如图所示，其中RA=RB=10kQ,C=0.1gf,试问：1) .在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2) .分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3) .设Q3、Q2、Q1的初态为000,Uk所加正脉冲的宽度为T