CMOS工艺流程与MOS电路版图举例学习教案

1、会计学1CMOS工艺流程与工艺流程与MOS电路版图举例电路版图举例第一页，编辑于星期六：二点 十五分。2第二页，编辑于星期六：二点 十五分。3光刻光刻1，刻刻N阱掩膜版阱掩膜版第三页，编辑于星期六：二点 十五分。4光刻光刻1，刻刻N阱掩膜版阱掩膜版光刻胶光刻胶掩膜版掩膜版第四页，编辑于星期六：二点 十五分。5光刻光刻1，刻刻N阱掩膜版阱掩膜版第五页，编辑于星期六：二点 十五分。6光刻光刻1，刻刻N阱掩膜版阱掩膜版第六页，编辑于星期六：二点 十五分。7N阱阱第七页，编辑于星期六：二点 十五分。8光刻光刻2，刻有源区掩膜版，刻有源区掩膜版二氧化硅二氧化硅掩膜版掩膜版N阱阱第八页，编辑于星期六：二点

2、 十五分。9光刻光刻2，刻有源区掩膜版，刻有源区掩膜版二氧化硅二氧化硅氮化硅氮化硅掩膜版掩膜版N阱阱第九页，编辑于星期六：二点 十五分。10光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版FOXN阱阱第十页，编辑于星期六：二点 十五分。11光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版栅氧栅氧N阱阱第十一页，编辑于星期六：二点 十五分。12光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版N阱阱第十二页，编辑于星期六：二点 十五分。13光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版掩膜版掩膜版N阱阱第十三页，编辑于星期六：二点 十五分。14光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版多晶硅多晶硅N阱阱第十四页，编辑于

3、星期六：二点 十五分。15光刻光刻4，刻，刻P+离子注入离子注入掩膜版掩膜版掩膜版掩膜版P+N阱阱第十五页，编辑于星期六：二点 十五分。16光刻光刻5，刻，刻N+离子注入离子注入掩膜版掩膜版N+N阱阱第十六页，编辑于星期六：二点 十五分。17PSGN阱阱第十七页，编辑于星期六：二点 十五分。18光刻光刻6，刻接触孔刻接触孔掩膜版掩膜版P+N+N阱阱第十八页，编辑于星期六：二点 十五分。19光刻光刻7，刻刻Al掩膜版掩膜版AlN阱阱第十九页，编辑于星期六：二点 十五分。20VDDVoVSSN阱阱第二十页，编辑于星期六：二点 十五分。21光刻光刻8，刻压焊孔刻压焊孔掩膜版掩膜版钝化层钝化层N阱阱第

4、二十一页，编辑于星期六：二点 十五分。22第二十二页，编辑于星期六：二点 十五分。23第二十三页，编辑于星期六：二点 十五分。24第二十四页，编辑于星期六：二点 十五分。25N阱阱第二十五页，编辑于星期六：二点 十五分。26P-Si SUBN阱阱第二十六页，编辑于星期六：二点 十五分。27N阱阱第二十七页，编辑于星期六：二点 十五分。28N阱阱第二十八页，编辑于星期六：二点 十五分。29N阱阱第二十九页，编辑于星期六：二点 十五分。30N阱阱第三十页，编辑于星期六：二点 十五分。31N阱阱第三十一页，编辑于星期六：二点 十五分。32多晶硅多晶硅栅氧化层栅氧化层N阱阱第三十二页，编辑于星期六：二

5、点 十五分。33N阱阱第三十三页，编辑于星期六：二点 十五分。34N阱阱第三十四页，编辑于星期六：二点 十五分。35N阱阱第三十五页，编辑于星期六：二点 十五分。36N阱阱第三十六页，编辑于星期六：二点 十五分。37N阱阱VoVinVSSVDDP-SUB磷注入磷注入硼注入硼注入磷硅玻璃磷硅玻璃第三十七页，编辑于星期六：二点 十五分。38第三十八页，编辑于星期六：二点 十五分。39第三十九页，编辑于星期六：二点 十五分。40第四十页，编辑于星期六：二点 十五分。413) 双阱双阱CMOS集成电路的工艺设计集成电路的工艺设计 P sub. 100磷磷31P+砷砷75As+第四十一页，编辑于星期六：

6、二点 十五分。42N阱阱P sub. 100第四十二页，编辑于星期六：二点 十五分。43N阱阱P阱阱第四十三页，编辑于星期六：二点 十五分。44第四十四页，编辑于星期六：二点 十五分。45光刻胶光刻胶31P+11B+第四十五页，编辑于星期六：二点 十五分。46形成多晶硅栅（栅定义）形成多晶硅栅（栅定义） 生长栅氧化层生长栅氧化层 淀积多晶硅淀积多晶硅 光刻光刻5， 刻蚀多晶硅栅刻蚀多晶硅栅N阱阱P阱阱第四十六页，编辑于星期六：二点 十五分。47第四十七页，编辑于星期六：二点 十五分。48形成形成N管源漏区管源漏区光刻光刻6，利用光刻胶将，利用光刻胶将PMOS区保护起来区保护起来离子注入磷或砷，

7、形成离子注入磷或砷，形成N管源漏区管源漏区形成形成P管源漏区管源漏区光刻光刻7，利用光刻胶将，利用光刻胶将NMOS区保护起来区保护起来离子注入硼，形成离子注入硼，形成P管源漏区管源漏区第四十八页，编辑于星期六：二点 十五分。49第四十九页，编辑于星期六：二点 十五分。50第五十页，编辑于星期六：二点 十五分。51第五十一页，编辑于星期六：二点 十五分。52正硅酸乙脂（TEOS）分解650750第五十二页，编辑于星期六：二点 十五分。53第五十三页，编辑于星期六：二点 十五分。54第五十四页，编辑于星期六：二点 十五分。55甘油 甘油甘油第五十五页，编辑于星期六：二点 十五分。56第五十六页，编

8、辑于星期六：二点 十五分。57第五十七页，编辑于星期六：二点 十五分。58第五十八页，编辑于星期六：二点 十五分。59第五十九页，编辑于星期六：二点 十五分。60第六十页，编辑于星期六：二点 十五分。61第六十一页，编辑于星期六：二点 十五分。62第六十二页，编辑于星期六：二点 十五分。63第六十三页，编辑于星期六：二点 十五分。64第六十四页，编辑于星期六：二点 十五分。65第六十五页，编辑于星期六：二点 十五分。66第六十六页，编辑于星期六：二点 十五分。67第六十七页，编辑于星期六：二点 十五分。68第六十八页，编辑于星期六：二点 十五分。69第六十九页，编辑于星期六：二点 十五分。70

9、第七十页，编辑于星期六：二点 十五分。71第七十一页，编辑于星期六：二点 十五分。72源源硅栅硅栅漏漏薄氧化层薄氧化层金属金属场氧化层场氧化层p-阱阱n-衬底衬底（FOX）低氧低氧第七十二页，编辑于星期六：二点 十五分。73p+p+p-第七十三页，编辑于星期六：二点 十五分。74P-diffusionN-diffusionPolysiliconMetalLegend of each layercontactN-wellGND低氧低氧场氧场氧p-subp+InVDDS G DD G S图例图例第七十四页，编辑于星期六：二点 十五分。75InTop View or LayoutCross-Sect

10、ion ViewP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well图例图例第七十五页，编辑于星期六：二点 十五分。76field oxidefield oxidefield oxide第七十六页，编辑于星期六：二点 十五分。773. Simplified CMOS Process FlowCreate n-well and active regionsGrow gate oxide (thin oxide)Deposit and pattern p

11、oly-silicon layerImplant source and drain regions, substrate contactsCreate contact windows, deposit and pattern metal layers第七十七页，编辑于星期六：二点 十五分。78Cross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET第七十八页，编辑于星期六：二点 十五分。79Top ViewCross-Section第七十九页，编辑于星期六：二点 十五分。80T

12、op ViewOhmic contactsCross-Section第八十页，编辑于星期六：二点 十五分。81Top ViewCross-Section第八十一页，编辑于星期六：二点 十五分。82Top ViewCross-Section第八十二页，编辑于星期六：二点 十五分。83Top ViewCross-Section第八十三页，编辑于星期六：二点 十五分。84DiffusionSiO2Polysilicon第八十四页，编辑于星期六：二点 十五分。85DiffusionPolysilicon第八十五页，编辑于星期六：二点 十五分。86N-DiffusionPoly-siliconMetal

13、 1Metal 2SiO2SiO2SiO2P-Diffusion第八十六页，编辑于星期六：二点 十五分。87DiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 1第八十七页，编辑于星期六：二点 十五分。88Metal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff ContactGND第八十八页，编辑于星期六：二点 十五分。89第八十九页，编辑于星期六：二点 十五分。90第九十页，编辑于星

14、期六：二点 十五分。91p+Al1n+第九十一页，编辑于星期六：二点 十五分。92硅栅硅栅MOS器件器件铝栅铝栅MOS器件器件第九十二页，编辑于星期六：二点 十五分。93Clear GlassChromiumCross Section铝栅铝栅MOS工艺掩膜版的说明工艺掩膜版的说明第九十三页，编辑于星期六：二点 十五分。94Clear GlassChromiumCross Section第九十四页，编辑于星期六：二点 十五分。95Clear GlassChromiumCross Section第九十五页，编辑于星期六：二点 十五分。96ChromiumClear GlassCross Secti

15、on第九十六页，编辑于星期六：二点 十五分。97正胶正胶第九十七页，编辑于星期六：二点 十五分。98Self-Align Doping第九十八页，编辑于星期六：二点 十五分。99 field oxide (FOX)metal-poly insulator thin oxide第九十九页，编辑于星期六：二点 十五分。100 3) 铝栅工艺铝栅工艺CMOS反相器版图举例反相器版图举例 图2为铝栅CMOS反相器版图示意图。可见，为了防止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p+环包围起来， p沟器件用n+环隔离开，p+、n+环都以反偏形式接到地和电源上，消除两种沟道间漏

16、电的可能。 第一百页，编辑于星期六：二点 十五分。101图2 铝栅CMOS反相器版图示意图 版图分解：1. 刻P阱2. 刻P+区/保护环3. 刻n+区/保护带4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔P+区保护环区保护环n+区区/保护带保护带第一百零一页，编辑于星期六：二点 十五分。1023版图分解：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔 第一百零二页，编辑于星期六：二点 十五分。1034版图分解：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻

17、纯化孔第一百零三页，编辑于星期六：二点 十五分。104 4) 硅栅硅栅MOS版图举例版图举例E/E NMOS反相器反相器 刻有源区 刻多晶硅栅刻NMOS管S、D 刻接触孔 反刻Al 图5 E/E NMOS反相器版图示意图第一百零四页，编辑于星期六：二点 十五分。105E/D NMOS 反相器 刻有源区 刻耗尽注入区 刻多晶硅栅 刻NMOS管S、D 刻接触孔 反刻Al 图6 E/D NMOS 反相器版图 第一百零五页，编辑于星期六：二点 十五分。106硅表面生长一层较厚的SiO2层，防止寄生MOS管的形成。第一百零六页，编辑于星期六：二点 十五分。107 硅栅硅栅CMOS与非门版图举例与非门版图

18、举例 刻P阱刻p+环刻n+环刻有源区刻多晶硅栅刻PMOS管S、D刻NMOS管S、D刻接触孔反刻Al 图7 硅栅CMOS与非门版图 第一百零七页，编辑于星期六：二点 十五分。1088第一百零八页，编辑于星期六：二点 十五分。109ViV oT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssV oVdd5. 刻刻NMOS管管S、D6. 刻接触孔刻接触孔7. 反刻反刻Al (W/L)p=3(W/L)n1. 刻刻P阱阱2. 刻有源区刻有源区3. 刻多晶硅栅刻多晶硅栅4. 刻刻PMOS管管S、D第一百零九页，编辑于星期六：二点 十五分。1101. 刻刻P阱阱2. 刻有源区刻

19、有源区3. 刻多晶硅栅刻多晶硅栅第一百一十页，编辑于星期六：二点 十五分。1114. 刻刻PMOS管管S、D5. 刻刻NMOS管管S、D第一百一十一页，编辑于星期六：二点 十五分。112VDDVoViVss7. 反刻反刻Al6. 刻接触孔刻接触孔VDDViVssVo第一百一十二页，编辑于星期六：二点 十五分。113光刻光刻1与光刻与光刻2套刻套刻光刻光刻2与光刻与光刻3套刻套刻第一百一十三页，编辑于星期六：二点 十五分。114光刻光刻3与光刻与光刻4套刻套刻光刻胶保护光刻胶保护光刻光刻4与光刻与光刻5套刻套刻光刻胶保护光刻胶保护刻刻PMOS管管S、D刻刻NMOS管管S、DDDSS第一百一十四页

20、，编辑于星期六：二点 十五分。115光刻光刻5与光刻与光刻6套刻套刻VDDViVssVo光刻光刻6与光刻与光刻7套刻套刻VDDViVDDVoViVssVDDViVssVo第一百一十五页，编辑于星期六：二点 十五分。116ViVoT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssVoVDD第一百一十六页，编辑于星期六：二点 十五分。117第一百一十七页，编辑于星期六：二点 十五分。118N-SiSiO2第一百一十八页，编辑于星期六：二点 十五分。119N-subP-well第一百一十九页，编辑于星期六：二点 十五分。120N-subP-wellSi3N4薄氧薄氧第一

21、百二十页，编辑于星期六：二点 十五分。121N-SiP-wellSi3N4第一百二十一页，编辑于星期六：二点 十五分。122光刻胶N-SiP-B+第一百二十二页，编辑于星期六：二点 十五分。123N-SiP-第一百二十三页，编辑于星期六：二点 十五分。124N-SiP-B+第一百二十四页，编辑于星期六：二点 十五分。125多晶硅N-SiP-第一百二十五页，编辑于星期六：二点 十五分。126N-SiP-B+第一百二十六页，编辑于星期六：二点 十五分。127光刻胶N-SiP-As第一百二十七页，编辑于星期六：二点 十五分。128PSGN-SiP+P-P+N+N+第一百二十八页，编辑于星期六：二点

22、十五分。129PSGN-SiP+P-P+N+N+第一百二十九页，编辑于星期六：二点 十五分。130PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSAl第一百三十页，编辑于星期六：二点 十五分。131 特性表实际上是一种特殊的真值表，它对触发器的描述十分具体。这种真值表的输入变量（自变量）除了数据输入外，还有触发器的初态，而输出变量（因变量）则是触发器的次态。特性方程是从特性表归纳出来的，比较简洁；状态转换图这种描述方法则很直观。 ？第一百三十一页，编辑于星期六：二点 十五分。132第一百三十二页，编辑于星期六：二点 十五分。133QQMR,PMR,N图例：图例：实线：扩散区，实线

23、：扩散区，虚线：铝，虚线：铝，阴影线：多晶硅、阴影线：多晶硅、黑方块：引线孔黑方块：引线孔N阱阱第一百三十三页，编辑于星期六：二点 十五分。134 6) CMOS IC 版图设计技巧版图设计技巧 1、布局要合理、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼容）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。，是否符合管壳引出线排列要求。（2）特殊要求的单元是否安排合理，如）特殊要求的单元是否安排合理，如p阱与阱与p管漏源管漏源p+区离远一些，使区离远一些，使 pnp ，抑制，抑制Latch-up，尤其是输出级更，尤其是输出级更应注意。应注意。（3）布局是否

24、紧凑，以节约芯片面积，一般尽可能）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。将各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。度分布是否合理。 第一百三十四页，编辑于星期六：二点 十五分。135第一百三十五页，编辑于星期六：二点 十五分。136 3、布线合理、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。长连线选用金属。 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。 注意VDD、

25、VSS布线，连线要有适当的宽度。 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。 第一百三十六页，编辑于星期六：二点 十五分。137 4、CMOS电路版图设计对布线和接触孔的电路版图设计对布线和接触孔的特殊要求特殊要求 （1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。 增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一

26、些。 接VSS的孔尽可能安排在阱的所有边上（P阱）。 第一百三十七页，编辑于星期六：二点 十五分。138（2）尽量不要使多晶硅位于）尽量不要使多晶硅位于p+区域上区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使多晶硅。（3）金属间距应留得较大一些（）金属间距应留得较大一些（3 或或4 ） 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。第一百三十八页，编辑于星期六：二点 十五分。139第一百三十九页，编辑于星期六：二点 十五分。140第一百四十页，编辑于星期六：二点 十五分。14

27、1N wellP wellCMOS反相器版图流程反相器版图流程(1)1. 阱阱做做N阱和阱和P阱封闭图形，窗阱封闭图形，窗口注入形成口注入形成P管和管和N管的衬底管的衬底第一百四十一页，编辑于星期六：二点 十五分。142N diffusionCMOS反相器版图流程反相器版图流程(2)2. 有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层闭图形处是氮化硅掩蔽层，该处不会长场氧化层第一百四十二页，编辑于星期六：二点 十五分。143P diffusionCMOS反相器版图流反相器版图流程程(2)2. 有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)