中国矿业大学电工课件第20章 组合逻辑电路

1、第第7章章 目录目录已知组合逻辑电路图，确定它们的逻辑功能。已知组合逻辑电路图，确定它们的逻辑功能。（1）根据逻辑图，写出逻辑函数表达式）根据逻辑图，写出逻辑函数表达式; （2）对逻辑函数表达式化简）对逻辑函数表达式化简; （3）根据最简表达式列出真值表）根据最简表达式列出真值表; （4）由真值表确定逻辑电路的功能。）由真值表确定逻辑电路的功能。逻辑电路在某一时刻的输出状态仅逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。由该时刻电路的输入信号所决定。&ABYY1= ABCY = Y1+Y2Y2 = ABC&Y1Y2ABY&C = AB + ABC= AB ABC1= ABC&1

2、&1&ABYABABAB= AB +AB真值表真值表A B Y0 0 10 1 01 0 01 1 1功能功能 :当当 A、B 取值相同时，取值相同时， 输出为输出为1, 是是。AB=YY= AB ABY1 = A+B = ABY3 = A+B = A B= (A+B)(A+B)= AB+AB真值表真值表A B Y10 0 00 1 01 0 11 1 0Y2Y31 00 10 01 0 当当 AB 时时, Y1=1; 当当 A111（1）根据逻辑要求，定义输入输出逻辑）根据逻辑要求，定义输入输出逻辑 变量，列出真值表；变量，列出真值表； （2）由真值表写出逻辑函数表达式；）由真值表写出逻辑函

3、数表达式；（3）化简逻辑函数表达式；）化简逻辑函数表达式；（4）画出逻辑图。）画出逻辑图。Y= A+B + C与非门也可作为非门使用与非门也可作为非门使用 (将多个输入端短接将多个输入端短接)。&ABYC&1&ABYC11= A B C10A+5VBCRYABCY00000001101110001111010010111011真值表真值表A, B, C表示投票表示投票: 同意为同意为 1, 不同意为不同意为 0 ; Y表示表决结果表示表决结果: 通过为通过为 1, 否决为否决为 0。ABC00011110011275346001110010Y=AB+AC+BC= AB+AC+BC= AB AC

4、 BC填入卡诺图化简填入卡诺图化简Y=ABC+ABC+ABC+ABCABCY00000001101110001111010010111011真值表真值表10A+5VBCRY1&用与门和或门实现用与门和或门实现10A+5VBCRY&用与非门实现用与非门实现Y0100001 1ABC000011100011110100101101真值表真值表 输入输入A, B, C分别代表红分别代表红,黄黄, 绿灯绿灯: 灯亮为灯亮为1, 灯灭为灯灭为 0 ;Y表示输出表示输出: 报警报警Y=1,不报警不报警Y=0。写逻辑表达式写逻辑表达式: Y=1的最小项之和的最小项之和Y = ABC + ABC + ABC

5、化简化简Y = ABC + AC= ABC ACABCY0000100000111000111101001011101 1真值表真值表Y = ABC + AC = ABC AC1&ABYC11&11&ABYC1&1控制端控制端EABY00000001101110001111010010111 011真值表真值表输入输入输出输出EAB00011110011275346001110010&EABY1：Y = AB ABC + ABCD= AB (A+B+C ) + ABCD= A B C + ABCD约束条件约束条件 AB + CD = 0, 即即AB=1, CD =1 为任意态为任意态&ACBY

6、1&CDAB00011110000112753460113141191581012111110 000000 常用集成组合逻辑电路有：常用集成组合逻辑电路有：编码器、译码器、编码器、译码器、全加器、数值比较器、数据选择器、分配器等。全加器、数值比较器、数据选择器、分配器等。：用数字或符号来表示某一对象或信号的过程用数字或符号来表示某一对象或信号的过程 称为编码。称为编码。 n 位二进制代码可以表示位二进制代码可以表示2n个信号。个信号。：将十进制的十个数将十进制的十个数 0,1,9 编成二进制编成二进制 的的 8421代码代码编码器编码器& +5VR 100111 I4 I5 I6 I7 I8

7、 Y2 Y1 地地 I1 I9：信号输入端信号输入端 低电平有效低电平有效Y0Y3：信号输出端信号输出端 以反码形式以反码形式 输出输出+VCC N Y3 I3 I2 I1 I9 Y0I1 I2 I3 I4 I5 I6 I7 I8 I9Y2Y3Y1Y00 9 8 7 6 5 4 3 2 1 1 1 1 1 1 1 1 1 1 输输 入入输出输出(8421反码反码)十进十进制数制数0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 译码是编码的逆过程，将二进制代码按编码

8、译码是编码的逆过程，将二进制代码按编码时的原意翻译成有特定意义的输出量时的原意翻译成有特定意义的输出量。若输入变量的数目为若输入变量的数目为 n, 则输出端的数目为则输出端的数目为 N = 2n。例如：例如：2线线 4线译码器、线译码器、 3线线 8线译码器、线译码器、 4线线 16线译码器等。线译码器等。 现以现以3线线 8线译码器线译码器74LS138为例说明。为例说明。1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地地 +VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A2 A0是译码器输入端，是译码器输入端，Y0 Y7是译码器输出端。是译码器输出端。且低电

9、平有效。且低电平有效。SC SB SA为三个使能输入端，只有为三个使能输入端，只有当它们分别为当它们分别为0、0、1，译码器才能正常译码；否，译码器才能正常译码；否则不论则不论 A2 A0为何值，为何值，Y0 Y7都输出高电平。都输出高电平。Y0=A2A1A0 Y7=A2A1A0 Y1A2A1A0 =1A0 A2 A2 A2 A1 11A1 A1 A0 A0 当当SA=1、SB= SC =0时，才正常译码。时，才正常译码。1SASBSCG1&A2 A1 A0 Y0Y2Y5Y4Y1Y3Y6Y70000111000111101001011 010 1 1 1 1 1 1 11 0 1 1 1 1

10、1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0Y0=A2A1A0 Y1=A2A1A0Y7 =A2A1A0 SASB+SC1 01 01 01 01 01 01 01 0 10 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1abfgecdf g a be d c + +a b c d e f g共阴极共阴极接法接法+VCCa b c d e f g共阳极共阳极接法接法A1 A2 LT IB/YBR IBR A3 A0 地地 VCC Yf Yg

11、Ya Yb Yc Yd YeYaYg: 译码器输出端，译码器输出端， 与共阴极半导与共阴极半导 体数码管中对体数码管中对 应字段应字段a a g g的管的管 脚相连。脚相连。 LT : 灯测试输入端灯测试输入端A3 A0：8421码输入端码输入端IB：灭灯输入端灭灯输入端IBR：灭零输入端灭零输入端YBR：灭零输出端灭零输出端A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg 显示字形显示字形0 0 0 01 1 1 1 1 1 00 0 0 10 1 1 0 0 0 0.1 0 0 01 1 1 1 1 1 11 0 0 11 1 1 0 1 1 11 1 0 1 1 0 10

12、 0 1 0A3A2A1A0YaYbYcYdYeYf YgabcdefgR+5V74LS248共阴极共阴极数码管数码管A3A2A1A0IBR YBRIBR YBRIBR YBRIBR YBRIBR YBRIBR YBR1110A3A2A1A0两个二进制数相加，称为两个二进制数相加，称为“半加半加”，实现半加操作的电路叫做半加器。实现半加操作的电路叫做半加器。 COSCABC = AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号真值表真值表A B C0 0 00 1 01 0 1 1 S010 11 0S =AB+AB =A B=1&ABSC 被加数、加数以及低位的进位三者相加被加数、加

13、数以及低位的进位三者相加称为称为“全加全加”，实现全加操作的电路叫做全加器。，实现全加操作的电路叫做全加器。AnBnCn-1Sn00000001101110001111010010111011真值表真值表Cn01111000+(AnBn+AnBn)Cn-1= S Cn-1Sn=AnBnCn-1+ AnBnCn-1+AnBnCn-1 +AnBnCn-1= S Cn-1+S Cn-1= (AnBn +AnBn)Cn-1COCnAnBnCISnCn-1Sn= SCn-1+ SCn-1Cn= SCn-1+ AnBn全加器逻辑符号全加器逻辑符号AnBnCn-1CnSnSAnBnSCn-11Cn S nA

14、n Bn Cn-1 Cn S nAn Bn Cn-1 Cn S n S0S1S2C2A2 B2A1 B1A0 B0An Bn Cn-1+VCC 2An 2Bn 2Cn 2Cn+1 N 2Sn 1An N 1Bn 1Cn 1Cn+1 1Sn 地地An Bn Cn-1S n CnAn Bn Cn-1S n Cn74LS183内部有两内部有两片全加器片全加器S0S1S2C3A2 B2A1 B12Cn 2S 1Cn 1S2A 2B 2Cn-1 1A 1B 1Cn-12Cn 2S 1Cn 1S2A 2B 2Cn-1 1A 1B 1Cn-1S3A0 B0 74LS183是加法器集成电路组件，含是加法器集成

15、电路组件，含有两个独立的全加器。有两个独立的全加器。A3 B3S0S1S2C2A2 B2A1 B12Cn 2S 1Cn 1S2A 2B 2Cn-1 1A 1B 1Cn-12Cn 2S 1Cn 1S2A 2B 2Cn-1 1A 1B 1Cn-1A0 B0 74LS183是加法器集成电路组件，含是加法器集成电路组件，含有两个独立的全加器。有两个独立的全加器。( 已在前分析过已在前分析过 )比较比较最高位最高位比较比较次低位次低位输输出出比较比较最低位最低位ABAB 时时, Y1=1; 当当 A111A3 B3 A2 B2 A1 B1 A0 B0ABAB被比较的数码输入被比较的数码输入低位低位比较比

16、较输入输入+VCC A3 B2 A2 B1 A1 B0 A0B3 AB A=B 地地低位比较低位比较输入输入 任何一个三输入变量的逻辑函数都可以用任何一个三输入变量的逻辑函数都可以用74LS138和一个与非门来实现。和一个与非门来实现。 Y=AB (C+C) +BC (A+A)=ABC+ABC+ABC=ABC+ABC+ABC=ABC ABC ABC=Y3Y6Y7A0 A2 A1 A B CSASBSC1Y3Y6Y7&YDY0Y5Y4Y1Y3Y6Y7A2 A1A0= 010 当当SA=1, SB=0,Y2Y2=0如果如果D = 0, 即即SC= 0,正常译码正常译码, Y2=1如果如果D =1, 即即SC=1, 不译码不译码,所以所以Y2 =DA