第5章存储器及接口技术

1、重庆工学院v 存储器是计算机系统中必不可少的组成部分，用来存放计算机系统工作时所用的信息程序和数据。根据其在计算机系统中的地位可分为内存储器(简称内存)和外存储器(简称外存)，内存储器又称为主存储器(简称主存)，外存储器又称为辅助存储器(简称辅存)。内存储器通常是由半导体存储器组成，而外存储器的种类较多，通常包括磁盘存储器、光盘存储器及磁带存储器等。本节主要介绍几种典型的半导体存储器芯片的结构及外特性。第五章第五章 内存储器及其接口内存储器及其接口重庆工学院 双极型双极型 RAM 静态静态SRAM 动态动态DRAM 掩膜掩膜 ROM 可编程可编程 PROM 可擦写可擦写 EPROM MOS半导

2、体存半导体存储器储器ROM电可擦除式电可擦除式 EEPROM重庆工学院5.1 半导体存储器v半导体存储器从使用功能上来分，可分为：读写存储器RAM（Random Access Memory）又称为随机存取存储器；只读存储器ROM（Read Only Memory）两类。重庆工学院v RAM的种类v在RAM中，又可以分为双极型（Bipolar）和MOS RAM两大类。重庆工学院v2MOS RAMv用MOS器件构成的RAM，又可分为静态（Static）RAM（有时用SRAM表示）和动态（Dynamic）RAM（有时用DRAM表示）两种。v（1）静态RAM的特点v 6管构成的触发器作为基本存储电路。

3、v 集成度高于双极型，但低于动态RAM。v不需要刷新，故可省去刷新电路。重庆工学院v 功耗比双极型的低，但比动态RAM高。v 易于用电池作为后备电源（RAM的一个重大问题是当电源去掉后，RAM中的信息就会丢失。为了解决这个问题，就要求当交流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，以保持RAM中的信息）。v存取速度较动态RAM快。重庆工学院v（2）动态RAM的特点v 基本存储电路用单管线路组成（靠电容存储电荷）。v 集成度高。v 比静态RAM的功耗更低。v 价格比静态便宜。v 因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，故需要定时刷新。典型的是要求每隔1ms刷新一遍。重

4、庆工学院v。ROM的种类v1掩模ROMv早期的ROM由半导体厂按照某种固定线路制造的，制造好以后就只能读不能改变。2可编程序的只读存储器PROM（Programmable ROM）v为了便于用户根据自己的需要来写ROM，就发展了一种PROM，可由用户对它进行编程，但这种ROM用户只能写一次。3.EEPROM(Electrically Erasable Programmable ROM，电可擦除可编程ROM)电信号进行清除和改写的存储器，使用方便，芯片不离开插件板便可擦除或改写其中的数据重庆工学院4.可擦去的可编程只读存储器EPROM（Erasable PROM）v为了适应科研工作的需要，希望R

5、OM能根据需要写，也希望能把已写上去的内容擦去，然后再写，能改写多次。EPROM就是这样的一种存储器。EPROM的写入速度较慢，而且需要一些额外条件，故使用时仍作为只读存储器来用。v只读存储器电路比RAM简单，故而集成度更高，成本更低。而且有一重大优点，就是当电源去掉以后，它的信息是不丢失的。v随着应用的发展，ROM也在不断发展，目前常用的还有电可擦除的可编程ROM及新一代可擦除ROM（闪烁存储器）等。重庆工学院.半导体存储器的主要技术指标v1.存储容量v 一个半导体存储器芯片的存储容量是指存储器可以容纳的二进制信息量，以存储器中存储地址寄存器MAR(地址线数)的编址数与存储字位数的乘积表示。

6、例如，某存储器芯片的MAR为16位，存储字长为8位，则其存储容量为216x 8位=64Kx8位，64K即16位的编址数；v2存储速度v 存储器的存储速度可以用两个时间参数表示，一个是“存取时间”(AccesvTime)TA，定义为从启动一次存储器操作，到完成该操作所经历的时间。例如v在存储器读操作时，从给出读命令到所需要的信息稳定在MDR(存储数据寄存v器)的输出端之间的时间间隔，即为“存取时间”，另一个是“存储周期”(MemorvCycle)TNc，定义为启动两次独立的存储器操作之间所需的最小时间间隔。通常存储周期TMc略大于存取时间TA。存储速度取决于内存储器的具体结构及工作机制。v3可靠

7、性v存储器的可靠性用MTBF(MeanTimeBetweenFailures，平均故障间隔时间)来v衡量，MTBF越长，可靠性越高，内存储器常采用纠错编码技术来延长MTBF以提高可靠性。v 另有，性能价格比，重庆工学院5.1.2RAM芯片的结构，工作原理及典型产品存储字存储字：计算机系统中作为一个整体一次存放或取出内：计算机系统中作为一个整体一次存放或取出内 存储器的数据称为存储字。存储器的数据称为存储字。8086/8088系统中系统中 内存是以内存是以字节编址的，其地址为最低存储单元的地址字节编址的，其地址为最低存储单元的地址重庆工学院RAM芯片的内部结构重庆工学院v RAM的结构v1存储体

8、v2外围电路v3地址译码的方式v地址译码有两种方式：一种是单译码方式或称字结构，适用于小容量存储器中；另一种是双译码，或称复合译码结构。v采用双译码结构，可以减少选择线的数目。在双译码结构中，地址译码器分成两个。若每一个有n/2个输入端，它可以有2n/2个输出状态，两个地址译码器就共有2n/22n/2=2n个输出状态。而译码输出线却只有2n/2+2n/2=22n/2根。重庆工学院1.基本存储电路基本存储电路六管静态存储电路六管静态存储电路: 用于存储一个二进制位。用于存储一个二进制位。读写存储器读写存储器 RAM原理原理（一）（一） 静态存储器静态存储器负载管负载管控制管控制管T1管的截止保证

9、了管的截止保证了T2管得导通。管得导通。反之亦然。反之亦然。删极删极漏极漏极源极源极当数据信当数据信号与地址号与地址信号都信号都消失后，后，T5、T6、T7、 T8都截止，都截止，由由T3、T4两负载管两负载管通过通过VCC不断向删不断向删极补充电极补充电荷，以保荷，以保持信息持信息0、1。重庆工学院v 图中，Tl，T1为放大管，T3，T4为负载管，这4个MOS管组成一个RS触发器。v T5，T6是行选门控管，行选信号为高电平时，T5，T6管才导通。v T7，T8是列选门控管，列选信号为高电平时，T7，T8管才导通。v 只有行、列选信号同时为高电平时，触发器才能与数据线接通，进行读写操作重庆工

10、学院（二）（二） 动态存储器原理动态存储器原理1.基本存储电路基本存储电路 用于存储一个二进制位。用于存储一个二进制位。 单管DRAM的存储单元如图所示。原理：原理： 该存储单元中只有一个门控该存储单元中只有一个门控管管T1， 信息存放在分布电容信息存放在分布电容C上，上，当当C上充有电荷时，表示其存储的上充有电荷时，表示其存储的信息为信息为“1”，当，当 电容上无电荷时，电容上无电荷时，表示其上存储的信息为表示其上存储的信息为“0”。特点：特点：。破坏性的读出电路，故读。破坏性的读出电路，故读 后后 必须重写；必须重写； 。须动态刷新。须动态刷新。重庆工学院6116引脚和结构框图读读写写重庆

11、工学院v HM6116是一种2048x 8位的高速静态CMOS随机存取存储器，其基本特征是：v (1)高速度存取时间为lOOns120ns150ns200nsv (2)低功耗运行时为150mW，空载时为100mW；v (3)与TTL兼容；v (4)管脚引出与标准的2KX 8的芯片(例如2716芯片)兼容；v (5)完全静态无需时钟脉冲与定时选通脉冲。v HM6116芯片的存储容量为2K 8位，片内有16384(即16K)个存储单元，排v列成128x128的矩阵，构成2K个字，字长8位，可构成2KB(B字节)的内v存。该芯片有11条地址线，分成7条行地址线A4-A1o，4条列地址线Ao-A3，v

12、一个11位地址码选中一个8位存储字，需有8条数据线IO1-IO8与同一地址v的8位存储单元相连，由这8条数据线进行数据的读出与写人。重庆工学院DRAM 2164芯片（64K*1）重庆工学院2164芯片工作原理v 由图59可见，2164A的片内有64K*1位芯片。有(65536)个内存单元，有64K个存储地址，每个存储单元存储一位数据，片内要寻址64K个单元，需要16条地址线，为了减少封装引脚，地址线分为两部分行地址和列地址，芯片的地址引脚只有8条，片内有地址锁存器，可利用外接多路开关，由行地址选通信号RAS将先送入的8位行地址送到片内行地址锁存器，然后由列地址选通信号CAS将后送人的8位列地址

13、送到片内列地址锁存器。16位地址信号选中64K个存储单元中的一个单元。v 2164A芯片中的64K存储体由4个128*128的存储矩阵组成，每个128*128的存储矩阵，由7条行地址和7条列地址进行选择。7位行地址经过译码产生128条选择线，分别选择128行中的一行；7位列地址经过译码产生128条选择线，分别选择128列中的一列。7位行地址RAo-RA6(即地址总线的Ao-A6)和7位列地址CAo-CA6(即地址总线的A8A14)可同时选中4个存储矩阵中各一个存储单元，然后由RA7与CA7(即地址总线中的A7和A1经1：4IO门电路选中1个单元进行读写。而刷新时，在送人7位行地址同时选中4个存

14、储矩阵的同一行，即对4*128；512个存储单元进行刷新。v Intel2164A的数据线是输入和输出分开的，由WE信号控制读写。当WE为高电平时，为读出，所选中单元的内容经过输出三态缓冲器，从DOUT引脚读出；当WE为低电平时，为写入，DIN引脚上的内容经过输入三态缓冲器，对选中单元进行写入。v Intel2164A芯片无专门的片选信号，一般行选通信号和列地址选通信号也起到了片选的工作。重庆工学院EPROM芯片Intel 2732A（4K*8）重庆工学院2732A的方式选择重庆工学院5.2半导体存储器接口的基本技术v设计存储器系统的主要工作，有三部分内容：v (1) 地址线的连接可以根据所选

15、用的半导体存储器芯片地址线的多少，把CPU的地址线分为芯片外(指存储器芯片)地址和芯片内的地址，片外地址经地址译码器译码后输出，作为存储器芯片的片选信号，用来选中CPU所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚， 用来直接选中该芯片中的一个存储单元。v (2) 数据线的连接CPU的8位数据线与存储芯片的地址线相连。v (3) 控制线的连接即如何用CPU的存储器读写信号与存储器芯片的控 制信号线连接，以实现对存储器的读写操作。以及片选信号线的来连接。一一.8位微机系统中的存储器接口位微机系统中的存储器接口重庆工学院v在连接中要还要考虑的问题有以下几个方面。v（1）CP

16、U总线的负载能力。v（2）CPU的时序和存储器的存取速度之间的配合问题。v（3）存储器的地址分配和选片问题。v（4）控制信号的连接。v如果组成1K8位，可以采用10241位的片子，也可采用2564的片子。重庆工学院74ls138译码器介绍重庆工学院外部译码电路的方法介绍v1.全译码法v 将高位地址线全部作为译码器的输入，用译码器的输出作片选信号。这样，存储器的每个单元都有唯一的确定的地址。v2.部分译码法v 将部分高位地址线作为译码器的输入，用译码器的输出作片选信号。有地址重叠。v3.线译码法v 用cpu地址总线中某一高位线作为存储芯片的片选信号，有地址重叠。重庆工学院 地址线地址线 （210

17、=1024）需）需 10 根根 数据线数据线 8 根根 控制线控制线 WRA9-A0D7-D0WRWECPU系统系统 存储器设计举例存储器设计举例重庆工学院 地址线地址线 （210=1k）需）需 10 根根 （ 片内片内 8 根，片选根，片选 2 根）根） 数据线数据线 8 根根 控制线控制线 IO/ M 和和 WR。A9-A0D7-D0WRCPU系统系统IO/M重庆工学院 地址线地址线 （211=2048）需）需 11 根根 （ 片内片内 10 根，片选根，片选 1 根）根） 数据线数据线 8 根根 控制线控制线 IO/ M 和和 WR重庆工学院两组存储器的地址分配：两组存储器的地址分配：

18、第一组第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 1 0 0, 0 0 0 0, 0 0 0 0 0400 h 0 0 0 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 07FF h 这种选片的译码方式称为这种选片的译码方式称为，译出的每一组地址是确定的、唯一的。，译出的每一组地址是确定的、唯一的。 也可采用也可采用方式：

19、只用方式：只用A15-A10中的任意位来控制片选端。中的任意位来控制片选端。 如用如用A10，而，而 A15-A11可位任意值；可位任意值； 也可用也可用A11，而，而A15-A12，A10 可位任意值；等不同组合。可位任意值；等不同组合。重庆工学院 A10A11-A15重庆工学院线选译码方式有两个问题应考虑：线选译码方式有两个问题应考虑： 采用不同的地址线作为选片控制，则它们的地址分配是不同的。采用不同的地址线作为选片控制，则它们的地址分配是不同的。 如：如： 用用做线选做线选 第一组第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0, 0 0 0 0, 0

20、 0 0 0 0000 h 0 0 0 0, 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0, 0 0 0 0, 0 0 0 0 0800 h 0 0 0 0, 0 1 1, 1 1 1 1, 1 1 1 1 0BFF h 如：如： 用用做线选做线选 第一组第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组第二组 A15

21、 A14 A10 A9 A8 A7 A0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 8000 h 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 83FF h重庆工学院 地址重叠（以地址重叠（以A15做线选控制为例）做线选控制为例）。000003FF07FF0BFF800083FFFFFF1K1K1K1K1K32K64K重庆工学院v例1：教材上的例子 EPROM由2732构成，SRAM由6116构成,求每片芯片的地址范围？重庆工学院存储器的地址分配：存储器的地址分配： A19 A18 A17 A16 A15 A14 A13 A12 A11A10 A9

22、A8 A7 A0 EPROM 1# 1 1 1 1 , 1 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 F8000 h 1 1 1 1 , 1 0 0 0 , 1 1 1 1, 1 1 1 1, 1 1 1 1 F8FFF h EPROM 2# 1 1 1 1 , 1 0 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 F9000 h 1 1 1 1 , 1 0 0 1, 1 1 1 1, 1 1 1 1, 1 1 1 1 F9FFF h EPROM 3# 1 1 1 1 , 1 0 1 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 FA000

23、h 1 1 1 1 , 1 0 1 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 FAFFF h EPROM 4# 1 1 1 1 , 1 0 1 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 FB000 h 1 1 1 1 , 1 0 1 1, 1 1 1 1, 1 1 1 1, 1 1 1 1 FBFFF h SRAM 1# 1 1 1 1 , 1 1 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 FC000 h 1 1 1 1 , 1 1 0 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 FC7FF h SRAM2 2# 1 1 1 1

24、 , 1 1 0 0, 1 0 0 0, 0 0 0 0, 0 0 0 0 FC800 h 1 1 1 1 , 1 1 0 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 FCFFF h SRAM 3# 1 1 1 1 , 1 1 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 FD000 h 1 1 1 1 , 1 1 0 1, 0 1 1 1, 1 1 1 1, 1 1 1 1 FD7FF h SRAM 4# 1 1 1 1 , 1 1 0 1, 1 0 0 0, 0 0 0 0, 0 0 0 0 FD800 h 1 1 1 1 , 1 1 0 1, 1 1 1 1

25、, 1 1 1 1, 1 1 1 1 FDFFF h 重庆工学院选取选取2片片2732（4k*8）芯片构成）芯片构成8KBEPROM，2片片6116（2K*8）芯片构成）芯片构成4KBRAM存储器的地址分配：存储器的地址分配： A15 A14 A13 A12 A11A10 A9 A8 A7 A0 EPROM 1# 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 0FFF h EPROM 2# 0 0 0 1, 0 0 0 0, 0 0 0 0, 0 0 0 0 1000 h 0 0 0 1

26、, 1 1 1 1, 1 1 1 1, 1 1 1 1 1FFF h RAM 1# 0 0 1 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 2000 h 0 0 1 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 27FF h RAM 2# 0 0 1 0, 1 0 0 0, 0 0 0 0, 0 0 0 0 2800 h 0 0 1 0, 1 1 1 1, 1 1 1 1, 1 1 1 1 2FFF h 例例2 2：试设计一个：试设计一个12KB12KB的存储器系统，其低的存储器系统，其低8KB8KB为为EPROMEPROM，高高4KB4KB为为RAM RAM 。地址

27、从。地址从0000H0000H开始。开始。重庆工学院重庆工学院5.2.2动态存储器的连接vDRAM连接中要注意的问题v一、行地址和列地址的形成v 可用多路选择器v二、RAS 和CAS 的产生v 由两级译码和延迟电路来完成v三、刷新电路的产生v 动态存储器要进行刷新，一般由定时计数器来产生定时刷新信号。重庆工学院系统板上的系统板上的RAM 256K 由由 64K*1 动态存储器芯片动态存储器芯片 4164 组成；组成； 每组每组9个芯片：个芯片： 8位数据位，一位奇偶校验位；位数据位，一位奇偶校验位； 共共4组，组，36个芯片。个芯片。 64K芯片需要芯片需要 16根地址线寻址；根地址线寻址；

28、但采用内部行、列地址锁存方式，芯片只有但采用内部行、列地址锁存方式，芯片只有8根地址线；根地址线； 系统需要产生行地址选择信号系统需要产生行地址选择信号 列地址选择信号列地址选择信号 重庆工学院PROM256*40100输入有输入有256种组合种组合X表示已得到驱动表示已得到驱动由于行选信号和列选信号在时间有先后，故采用了由于行选信号和列选信号在时间有先后，故采用了两个两个 38 译码器，分别产生译码器，分别产生 RAS 和和 CAS。重庆工学院多路开关多路开关多路开关多路开关多路开关多路开关数据收发器数据收发器奇偶发生奇偶发生校验器校验器奇偶校验触发奇偶校验触发器器奇偶校验奇偶校验RAM芯片

29、芯片重庆工学院16位和32位系统中的内存储器接口v一、16位微机系统中的内存储器接口v 1。8086微机中的奇存储体和偶存储体重庆工学院v二、8088/8086的存储访问操作v 1 字节访问和字访问v 8088是准16位微处理器，其外部数据总线为8位，内部寄存器和运算器为 16位，一个总线周期只能访问一个字节，要进行字操作，必须用两个总线周期，第一个总线周期访问低位字节、第二个总线周期访问高位字节。v 8086是标准的16位微处理器，其外部数据总线为16位，每个存储周期可以 访问存储器中的8位或16位信息。当8086访问一个整字(16位)变量时，该变 量的地址为偶地址(即字变量的低字节在偶地址单元，高字节在奇地址单元)，则8086将用一个总线周期访问该字变量；如果该字变量的地址为奇地址(即字变量的低字节在奇地址单元，高字节在偶地址单元)，则8086要用两个连续的总线v 周期才能访问该字变量，每个周期访问一个字节。重庆工学院v2“对准的”字与“未对准的”字v 8086CPU能同时访问奇存储体和偶存储体中的一个字节， 以组成一个存储字，要访问的1个字的低8位存放在偶存储体中，称为“对准的”. 当要访问的16位字的低8位字节存放在奇存储体中，称该字为“未对准的”字，这是一种非规则的存放字。必须用两个总线周期才能访问该字。v三、16位系统中存储器接