第5章 微机计算机原理及应用 主存储器_第1页
第5章 微机计算机原理及应用 主存储器_第2页
第5章 微机计算机原理及应用 主存储器_第3页
第5章 微机计算机原理及应用 主存储器_第4页
第5章 微机计算机原理及应用 主存储器_第5页
已阅读5页,还剩19页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第第5章章 主存储器主存储器51 半导体存储器的分类半导体存储器的分类1、按存储介质分:、按存储介质分: 半导体存储器半导体存储器集成电路芯片,用作内存集成电路芯片,用作内存 磁表面存储器磁表面存储器磁盘存储器、磁带存储器,用作外存磁盘存储器、磁带存储器,用作外存 光存储器光存储器光盘,用作外存光盘,用作外存2、按工作方式分:、按工作方式分: 只读存储器(只读存储器(ROM)断电信息保存,用于保存参数、数断电信息保存,用于保存参数、数据和系统程序据和系统程序 随机存取存储器(随机存取存储器(RAM)断电信息即失,可随机读或写断电信息即失,可随机读或写3、按计算机体系结构分:、按计算机体系结构分

2、: 高速缓冲存储器(高速缓冲存储器(Cache)高速存取,与高速存取,与CPU匹配匹配 主存储器(内存)主存储器(内存)CPU直接访问,速度快,容量小,分直接访问,速度快,容量小,分为为RAM和和ROM 辅助存储器(外存)辅助存储器(外存)CPU不直接访问,容量较大不直接访问,容量较大 52半导体存储器的性能指标半导体存储器的性能指标 1容量容量存储器可以容纳的二进制信息的位数存储器可以容纳的二进制信息的位数表示为:表示为:存储单元数存储单元数位数位数 存储单元数存储单元数=2地址线数地址线数 位数位数=数据线数数据线数 2存取时间存取时间从存储器接到读(或写)命令到完成读(或从存储器接到读(

3、或写)命令到完成读(或写)操作所需的时间,也称为存储器访问写)操作所需的时间,也称为存储器访问时间(时间(TA)3 存储周期存储周期存储器进行两次连续、独立的操作之间所需的时存储器进行两次连续、独立的操作之间所需的时间(间( TM )。存储器在存取数据后要进行周期)。存储器在存取数据后要进行周期切换,所以存储周期略大于存取时间。切换,所以存储周期略大于存取时间。4 存储器带宽存储器带宽单位时间里存储器所存取的信息量,是衡量数据单位时间里存储器所存取的信息量,是衡量数据传输的重要指标。传输的重要指标。单位:位单位:位/秒、字节秒、字节/秒秒53 存储器接口设计存储器接口设计531 存储器地址分配

4、及译码器存储器地址分配及译码器 1存储器地址分配存储器地址分配 在进行存储器与在进行存储器与CPU连接前,首先要确定内连接前,首先要确定内存容量的大小和选择存储器芯片的容量大小。存容量的大小和选择存储器芯片的容量大小。2存储器地址译码器存储器地址译码器 存储器系统设计是将芯片与所确定的地址空存储器系统设计是将芯片与所确定的地址空间联系起来,即将芯片中的存储单元与实际间联系起来,即将芯片中的存储单元与实际地址一一对应,这样才能通过寻址对存储单地址一一对应,这样才能通过寻址对存储单元进行读写。元进行读写。532 存储器扩展存储器扩展n数据线连接数据线连接芯片(组)的数据线直连数据总线芯片(组)的数

5、据线直连数据总线n控制线连接控制线连接芯片的读芯片的读/写线连接到控制总线的访写线连接到控制总线的访存读存读/写控制线写控制线n地址线连接地址线连接片内寻址和片外地址译码片内寻址和片外地址译码 低位地址线低位地址线片内存储单元寻址,片内存储单元寻址,线数等于芯片的地址线线数等于芯片的地址线数数 高位地址线高位地址线片外地址译码(电路译码,译码器译码)产片外地址译码(电路译码,译码器译码)产生片选信号(生片选信号(CS、CE) 剩余地址线全部译码:全地址译码剩余地址线全部译码:全地址译码 剩余地址线部分译码:部分地址译码剩余地址线部分译码:部分地址译码n地址译码地址译码高位地址线经过外地址译码产

6、生芯片高位地址线经过外地址译码产生芯片的片选信号的片选信号(一)地址译码方法(一)地址译码方法n全地址译码全地址译码高位地址线全部用来译码产生片选信号,芯片地址空高位地址线全部用来译码产生片选信号,芯片地址空间唯一。间唯一。(1)组合逻辑电路译码)组合逻辑电路译码门电路译码门电路译码(2)集成译码器译码)集成译码器译码少量地址输入产生多个片选少量地址输入产生多个片选输出输出译码器:译码器:2-4译码器(译码器(74LS139) 3-8译码器(译码器(74LS138) 4-16译码器(译码器(74LS154)片内低位地址片内低位地址全全0得始地址,全得始地址,全1得末地址得末地址剩余高位地址线剩

7、余高位地址线由地址译码决定由地址译码决定n部分地址译码部分地址译码高位地址线中部分用来译码产生片选信号。高位地址线中部分用来译码产生片选信号。片内低位地址片内低位地址全全0得始地址,全得始地址,全1得末地址得末地址已用地址译码线已用地址译码线由地址译码决定由地址译码决定未用地址译码线未用地址译码线逻辑电平任意逻辑电平任意(二)内存扩展方法(二)内存扩展方法字扩展就是扩展存储器的地址空间,位扩展就是扩展字扩展就是扩展存储器的地址空间,位扩展就是扩展存储器的数据线。存储器的数据线。n位扩展法位扩展法当存储芯片所能提供的数据位数不能满足存储器的字当存储芯片所能提供的数据位数不能满足存储器的字长要求时

8、。长要求时。方法:方法:(1)各芯片的数据线分别接到数据总线的各位上)各芯片的数据线分别接到数据总线的各位上(2)各芯片的地址线对应并接连到相应的地址总线各)各芯片的地址线对应并接连到相应的地址总线各位上位上(3)各芯片的控制线并接在一起,连到相应控制线上)各芯片的控制线并接在一起,连到相应控制线上D0D1D78片片1K1位位RAM扩展成扩展成1K8位位RAMCPU1K8 RAMn字扩展法字扩展法用存储容量较小的芯片组成容量较大的存储器。用存储容量较小的芯片组成容量较大的存储器。方法:方法:(1)各芯片的片内地址线、数据线、读)各芯片的片内地址线、数据线、读/写控制线并写控制线并联,接到相应的

9、总线上联,接到相应的总线上(2)高位地址线信号送地址译码器输入端,地址译码)高位地址线信号送地址译码器输入端,地址译码器输出端接芯片的片选端器输出端接芯片的片选端 D0D1D7 D0 D1 D7 D0 D1 D7 D0 D1 D7CPU1K8位位RAM扩展成扩展成8K8位位RAMn字位扩展字位扩展 同时扩展地址线和数据线,用需要的总容量同时扩展地址线和数据线,用需要的总容量NM除除以现有芯片规格以现有芯片规格nm,得到需要几片,得到需要几片nm去实现去实现NM。 扩展方法:数据线按照位扩展,地址线按照字扩展。扩展方法:数据线按照位扩展,地址线按照字扩展。例:已知有例:已知有4K4的的ROM芯片

10、,若要组成芯片,若要组成16K8的的ROM存储器,需要几片这样的芯片?存储器,需要几片这样的芯片? 画出存储器扩画出存储器扩展电路。展电路。16K8的的ROM:2148,14条地址线,条地址线,8条数据线条数据线4K4的的ROM:2124,片内,片内12条地址线,条地址线,4条数据线条数据线需要的芯片数量为(需要的芯片数量为(16K8)(4K4)=8片片位扩展:位扩展:8位位4位位=2,则每组,则每组2个芯片个芯片 8片片2片片=4组组字扩展:字扩展:14-12=2,需要,需要2条高地址线扩展条高地址线扩展所有芯片的所有芯片的12条片内地址线对应并联到条片内地址线对应并联到CPU地址线,地址线

11、,2条高地址线分别接译码电路(条高地址线分别接译码电路(2-4译码器)输入端,译码器)输入端,输出端(输出端(00,01,10,11)分别接分组后的)分别接分组后的4组芯片组芯片的片选端。的片选端。例:例:CPU的存储器系统由一片的存储器系统由一片6264(8K8SRAM)和)和一片一片2764( 8K8EPROM )组成。)组成。6264的地址范围的地址范围为为8000H-9FFFH,2764的地址范围为的地址范围为0000H-1FFFH。画出用画出用74LS138译码器的全译码法存储器系统电路译码器的全译码法存储器系统电路(CPU的的地址总线宽度为地址总线宽度为16)。)。 6264总容量

12、:总容量:9FFFH-8000H+1=2000H=213 2764总容量:总容量:1FFFH-0000H+1=2000H=213 A15A14A13A12A027640 0 0000011110000H-1FFFH62641 0 08000H-9FFFH例:为某例:为某8位机(地址总线为位机(地址总线为16位)设计一个位)设计一个32KB容量容量的存储器。要求采用的存储器。要求采用2732芯片构成芯片构成8KB EPROM区,区,地址从地址从0000H开始;采用开始;采用6264芯片构成芯片构成24KB RAM区,区,地址从地址从2000H开始。片选信号采用开始。片选信号采用全译码全译码法。法

13、。(1) 每片每片2732存储容量为存储容量为2128(4K8),构成),构成8KB存储容量所需芯片数量存储容量所需芯片数量 =8K*8/(4K*8)=2(片),(片),需扩展需扩展13-12=1条高位地址线条高位地址线.片内译码片内译码片选译码片选译码(2)每片)每片6264存储容量为存储容量为2138(8K8),构成),构成24KB存储容量所需芯片数量存储容量所需芯片数量=24K8/(8K8)=3(片),(片),需扩展需扩展15-13=2条高位地址线条高位地址线存储器扩展电路存储器扩展电路0000010100110/1n译码电路的译码方法译码电路的译码方法(1)线选法)线选法 直接用直接用

14、CPU地址总线中某一高位线作为存储地址总线中某一高位线作为存储器芯片的片选信号。适用于扩展存储容量较器芯片的片选信号。适用于扩展存储容量较小的系统。小的系统。 533 存储器芯片与存储器芯片与CPU的连接的连接n例如,某一计算机系统,共有例如,某一计算机系统,共有16条地址,现条地址,现只需接入只需接入1KB的的RAM和和1KB的的ROM,因此,因此可以确定,当地址范围要求如下表所示时,可以确定,当地址范围要求如下表所示时,字选线为字选线为10条,可用条,可用A0A9充当;若用充当;若用A10作片选,则作片选,则RAM和和ROM的地址为第一组,的地址为第一组,当用当用A11作片选时,地址范围如

15、第二组。作片选时,地址范围如第二组。线选取控制电路及地址分配线选取控制电路及地址分配 A10A11ROM:0000H03FFH 0000H03FFH RAM:0400H07FFH 0800H0BFFH (2)部分译码法)部分译码法 高位地址线的一部分地址线,经过译码电高位地址线的一部分地址线,经过译码电路产生片选信号。未连接的地址线会使芯路产生片选信号。未连接的地址线会使芯片地址不唯一。片地址不唯一。部分译码法地址分配情况部分译码法地址分配情况芯片芯片A15-A12(不用)(不用)A11-A10(参与译(参与译码)码)A9-A0地址范围地址范围1#00000000000000-111111110-1K2#00000100000000-111111

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论