ch03-1第三章逻辑门电路

1、13 逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路3.2 TTL逻辑门电路逻辑门电路*3.3 射极耦合逻辑门电路射极耦合逻辑门电路*3.4 砷化镓逻辑门电路砷化镓逻辑门电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.7 用用VerilogHDL描述逻辑门电路描述逻辑门电路2教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟练掌握熟练掌握基本逻辑门（与、或、与非、或非、异或基本逻辑门（与、或、与非、或非、异或门）、三态门、门）、三态门、OD门（门（OC门）和传输门的逻辑功

2、能。门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。3. 逻辑门电路逻辑门电路33.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性3.1.3 MOS开关开关及其等效电路及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1.6 CMOS漏极开路门和三态输出漏极开路门和三态输出门电路门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术

3、参数3.1.9 NMOS门电路门电路41 、逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 数字集成电路简介数字集成电路简介51.CMOS集成电路集成电路: : CMOS CMOS集成电路是在集成电路是在TTLTTL电路之后出现的一种数字集成器件。电路之后出现的一种数字集成器件。由于由于制造工艺的不断改进制造工艺的

4、不断改进，CMOSCMOS电路已成为占主导地位的逻电路已成为占主导地位的逻辑器件，其工作速度已经赶上甚至超过辑器件，其工作速度已经赶上甚至超过TTLTTL电路，它的功耗和电路，它的功耗和抗干扰能力则优于抗干扰能力则优于TTLTTL，且费用较低，因此广泛应用于超大规，且费用较低，因此广泛应用于超大规模、甚大规模集成电路。模、甚大规模集成电路。 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74H

5、C与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低3.1.1 数字集成电路简介数字集成电路简介6 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路: : TTL TTL是应用最早，技术比较成熟的集成电路，曾被广泛是应用最早，技术比较成熟的集成电路，曾被广泛应用。大规模集成电路的发展要求每个逻辑单元电路的结应用。大规模集成电路的发展要求每个逻辑单元电路的结构简单，并且功耗低。构简单，并且功耗低。TTLTTL电路不能满足这个条件，因

6、此逐电路不能满足这个条件，因此逐渐被渐被CMOSCMOS电路取代。电路取代。 由于由于TTLTTL技术在整个数字集成电路设计领域中的历史地技术在整个数字集成电路设计领域中的历史地位和影响，很多数字系统仍采用位和影响，很多数字系统仍采用TTLTTL技术。使用肖技术。使用肖特基势垒二极管（特基势垒二极管（BSDBSD）以避免）以避免BJTBJT工作在饱和状态，从而工作在饱和状态，从而提高工作速度。提高工作速度。 广泛应用于中大规模集成电路。广泛应用于中大规模集成电路。7 ECLECL也是一种双极型数字集成电路，其基本器件是差分对也是一种双极型数字集成电路，其基本器件是差分对管。饱和型的管。饱和型的

7、TTLTTL电路中，晶体三极管作为开关在饱和区和截电路中，晶体三极管作为开关在饱和区和截止区切换，其退出饱和区需要的时间较长。而止区切换，其退出饱和区需要的时间较长。而ECLECL电路中晶体电路中晶体三极管不工作在饱和区，因此工作速度极高。但是三极管不工作在饱和区，因此工作速度极高。但是ECLECL器件功器件功耗比较高，不适合制成大规模集成电路，因此不像耗比较高，不适合制成大规模集成电路，因此不像CMOSCMOS或或TTLTTL系列被广泛应用。系列被广泛应用。ECLECL电路主要用于高速或超高速数字系统或电路主要用于高速或超高速数字系统或设备中。设备中。 砷化镓砷化镓是继锗和硅之后发展起来的新

8、一代半导体材料。由是继锗和硅之后发展起来的新一代半导体材料。由于砷化镓器件中载流子的迁移能力非常高，因而其工作速度比于砷化镓器件中载流子的迁移能力非常高，因而其工作速度比硅器件快得多，并且具有功耗低和抗辐射的特点，已成为光纤硅器件快得多，并且具有功耗低和抗辐射的特点，已成为光纤通信、移动通信以及全球定位系统等应用的首选电路。通信、移动通信以及全球定位系统等应用的首选电路。83.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1. 1. 输入和输出的高、低电平输入和输出的高、低电平输出高电平的下限值输出高电平的下限值 VOH(min)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电

9、平的上限值输出低电平的上限值 VOL(max) vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出输出高电平高电平+VDD VOH(min)VOL(max) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min) VIL(max) +VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI 输入低电平的上限值输入低电平的上限值 VIL(max)第第3周周二周周二34节节1305、1306班班9VNH 当前级门输出高电平的最小当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入

10、高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值。允许正向噪声电压的最大值。负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2. 噪声容限噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力示门电路的抗干扰能力 1 驱动驱动门门 vo 1 负载门负载门 vI 噪声噪声 10类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3

11、V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间 传输延迟时间是表征门电路开关传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间输入波形延迟了多长的时间。表表3.1.3 几种几种CMOS电路传输延迟时间电路传输延迟时间CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 图图3.1.2 门电路传输延迟波形图门电路

12、传输延迟波形图11 通常输出波形下降沿、上升沿的通常输出波形下降沿、上升沿的中点与输入波形对应沿中点之间的时中点与输入波形对应沿中点之间的时间间隔，分别用间间隔，分别用tpLH和和tpHL表示，由表示，由于于CMOS门电路输出级的互补对称性，门电路输出级的互补对称性，其其tpLH和和tpHL相等。有时也用平均传相等。有时也用平均传输延迟时间这一参数，即输延迟时间这一参数，即tpd=(tpLH+tpHL)/2。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 图图3.1.2 门电路传输延迟

13、波形图门电路传输延迟波形图124. 4. 功耗功耗静态功耗：静态功耗：指的是当电路没有状态转换时的功耗，即门电路指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流空载时电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。动态功耗：动态功耗：指的是电路在输出状态转换时的功耗，它主要由两指的是电路在输出状态转换时的功耗，它主要由两部分组成。一部分是由于电路输出状态转换的瞬间，其等效电部分组成。一部分是由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流阻比较小，从而导致有较大的电流V VDDDD经经CMOSCMOS电路流入地，表示电路流入地，表示为为 。另一部分是因为。另

14、一部分是因为CMOSCMOS管的负载通常是电容管的负载通常是电容性的，当输出由高电平到低电平，或者由低电平到高电平转换性的，当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，表示为时，会对电容进行充、放电，表示为 。f f为输为输出信号的转换频率。出信号的转换频率。TPDDD2PC VfLLDD2PC Vf135. 5. 延时延时 功耗积功耗积由此得到由此得到CMOSCMOS电路总的动态功耗为电路总的动态功耗为 对于对于TTLTTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOSCMOS门门电路的静态功耗非常低，在工作频率较高时电路的静态功耗非常低，

15、在工作频率较高时CMOSCMOS门电路门电路有较大的动态功耗。有较大的动态功耗。DPDLDD2PCCVf（） 延时延时 功耗积是速度功耗综合性的指标功耗积是速度功耗综合性的指标，用符号，用符号DP表示，表示，pdDDPt P14扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6. 6. 扇入与扇出数扇入与扇出数扇出数：是指其在正常工作情况下，所能带同类门电路的最扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。大数目。扇出数的计算要考虑两种情况：扇出数的计算要考虑两种情况：一种是负载电流从驱动门流向外电路，称为拉电流负载；一种是负载电流从驱动门流向外电路，称为

16、拉电流负载；另一种情况是负载电流从外电路流入驱动门，称为灌电流。另一种情况是负载电流从外电路流入驱动门，称为灌电流。15)(I)(IN负负载载门门驱驱动动门门IHOHOH 高电平高电平扇出数扇出数:IOH : :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH : :负载门的输入电流负载门的输入电流。(1) 拉电流工作情况拉电流工作情况 当负载门的个数增加时，总的拉电流将增加，会引起当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。就限制了负载门的个数。图图3.1.4

17、 3.1.4 扇出数的计算扇出数的计算（a a）拉电流负载）拉电流负载16(2) 灌电流工作情况灌电流工作情况)(I)(IN负负载载门门驱驱动动门门ILOLOL 当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将将增加，同时也将引起输出低电压引起输出低电压VOL的升高。当输出为低电平，并且保证不超的升高。当输出为低电平，并且保证不超过输出低电平的上限值。过输出低电平的上限值。IOL ：驱动门的输出端为低电平电流：驱动门的输出端为低电平电流IIL ：负载门输入端电流之和：负载门输入端电流之和图图3.1.4 3.1.4 扇出数的计算扇出数的计算（b b）灌电流负

18、载）灌电流负载17 一般逻辑器件的数据手册一般逻辑器件的数据手册(datasheet)(datasheet)中，并不给出中，并不给出扇出数，而必须用计算或用实验的方法求得，并注意在扇出数，而必须用计算或用实验的方法求得，并注意在设计时留有余地，以保证数字电路或系统能正常的运行。设计时留有余地，以保证数字电路或系统能正常的运行。在实际的工程设计中，如果输出高电平电流在实际的工程设计中，如果输出高电平电流I IOHOH与输出低与输出低电平电流电平电流I IOLOL不相等，则不相等，则 ，常取二者中的最小，常取二者中的最小值。值。 对于对于CMOSCMOS门电路扇出数的计算分两种情况，一种是门电路扇

19、出数的计算分两种情况，一种是带带CMOSCMOS负载，另一种是带负载，另一种是带TTLTTL负载。负载类型不同，数据负载。负载类型不同，数据手册中给出的手册中给出的I IOHOH和和I IOLOL也不同。也不同。OLOHNN 18电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW延时功耗积延时功耗积/mW-ns直流噪声容限直流噪声容限输出逻输出逻辑摆幅辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.22

20、25500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较193.1.3 MOS开关及其等效电路开关及其等效电路1.MOS1.MOS管的开关作用管的开关作用 MOS MOS管作为开关电路在数字电路或系统中应用非常广管作为开关电路在数字电路或系统中应用非常广泛，其作用对应于有触点开关的泛，其作用对应于有触点开关的

21、“断开断开”和和“闭合闭合”，但在速度和可靠性方面比机械开关优越的多。但在速度和可靠性方面比机械开关优越的多。图图3.1.5 MOS3.1.5 MOS管开关电路及其输出特性曲线管开关电路及其输出特性曲线NMOSNMOS管构成管构成的反相器的反相器20: : MOS管截止，管截止， 输出高电平。输出高电平。当当I VT：并且使得：并且使得 时，时，MOS管工作在管工作在饱和区。随着饱和区。随着VI的增加，的增加，ID增加，增加，VDS随之下随之下降，降，MOS管最后工管最后工作在可变电阻区，输出低作在可变电阻区，输出低电平。电平。DSTGSv v -V21由此可见，由此可见，MOS管相当于一个由

22、管相当于一个由vGS控制的无触点开关。控制的无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出为低电平。输出为低电平。MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为高电平。输出为高电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：图图3.1.6 MOS3.1.6 MOS管的开关等效电路管的开关等效电路22图图3.1.7 MOS3.1.7 MOS管的开关电路波形管的开关电路波形2.MOS2.MOS管的开关特性管的开关特性 在图在图3.1.73.1.7（a a）所示）所示MOSMOS管的开关电路的输入端，管的开

23、关电路的输入端，加入一个理想的脉冲波形，加入一个理想的脉冲波形，如图如图3.1.73.1.7所示。所示。由于由于MOSMOS管中栅极与衬底间管中栅极与衬底间电容、漏极与衬底间电容、电容、漏极与衬底间电容、栅极与漏极电容以及导通栅极与漏极电容以及导通电阻的存在，在其导通和电阻的存在，在其导通和闭合间转换时，不可避免闭合间转换时，不可避免地受到电容充放电的影响。地受到电容充放电的影响。233.1.4 CMOS 反相器反相器1.1.工作原理工作原理+VDD+10VD1S1vivOTNTPD2S20V+10V图图3.1.8 CMOS3.1.8 CMOS反相器反相器 图图3.1.83.1.8为为CMOS

24、CMOS反相器电路，由反相器电路，由N N沟道和沟道和P P沟道两种沟道两种MOSFETMOSFET组成。两只组成。两只MOSMOS管的栅极连在一起作为输入端；管的栅极连在一起作为输入端；它们的漏极连在一起作为输出端。它们的漏极连在一起作为输出端。 为了电路能正常工作，要求电源为了电路能正常工作，要求电源电压电压V VDDDD大于两只大于两只MOSMOS管的开启电压的管的开启电压的绝对值之和。绝对值之和。24AL1vivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V10 V 10V 0V导通导通截止截止0 VVTN = 2 VVTP = 2 V逻辑图逻辑图AL 逻辑表

25、达式逻辑表达式vi (A)0vO(L)1逻辑真值表逻辑真值表10)VVVTPTNDD( +VDD+10VD1S1vivOTNTPD2S20V+10V图图3.1.8 CMOS3.1.8 CMOS反相器反相器25P沟道沟道MOS管输出特性曲线坐标变换管输出特性曲线坐标变换输入高电平时的工作情况输入高电平时的工作情况输入低电平时的工作情况输入低电平时的工作情况作图分析：作图分析：由此可知，基本由此可知，基本CMOSCMOS反相器近似于反相器近似于一个理想的逻辑单一个理想的逻辑单元，其输出电压接元，其输出电压接近于零或近于零或V VDDDD，而，而功耗几乎为零。功耗几乎为零。262. 电压电压传输特性

26、和电流传输特性传输特性和电流传输特性DOII( ) i( )vf vf v 电压传输特性电压传输特性图图3.1.11 CMOS3.1.11 CMOS反相器的传输特性反相器的传输特性(a)(a)电压传输特性电压传输特性 (b)(b)电流传输特性电流传输特性273. 工作速度工作速度 在由于电路具有互补对称的性质，它的开通时间与关在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。闭时间是相等的。CMOSCMOS反相器平均延迟时间约为：反相器平均延迟时间约为：10 ns。 图图3.1.12 CMOS反相器在电容负载下的工作情况反相器在电容负载下的工作情况28A BTN1 TP1 TN2

27、TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1. 与非门电路与非门电路AB&(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN输入的与非门的电路输入的与非门的电路?3.1.5 CMOS 逻辑门逻辑门vA+VDD+10VTP1TN1TP2TN2ABLvBvL图图3.1.13 CMOS3.1.13 CMOS与非门与非门29或非门或非门BAL 2.2.CMOS 或非门或非门A B TN1 TP1

28、TN2 TP2L0 00 11 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000AB10V10VVTN = 2 VVTP = 2 VN输入的或非门的电路的结构输入的或非门的电路的结构?+VDD+10VTP1TN1TN2TP2ABL图图3.1.14 CMOS3.1.14 CMOS或非门或非门303. 异或门电路异或门电路BA BABAXBAL BABA BA 图图3.1.15 3.1.15 异或非门异或非门314.4.输入、输出保护电路和缓冲电路输入、输出保护电路和缓冲电路采用缓冲电路能统一参数，使

29、不同内部逻辑集成逻辑门电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。具有相同的输入和输出特性。 基基本本逻逻辑辑功功能能电电路路 基基本本逻逻辑辑功功能能电电路路 输输入入保保护护缓缓冲冲电电路路 输输出出缓缓冲冲电电路路 vi vo 图图3.1.16 3.1.16 实际集成实际集成CMOSCMOS门电路结构图门电路结构图32（1 1）输入端保护电路）输入端保护电路: :(1) 0 vI VDD + vDF 二极管导通电压：二极管导通电压：vDF(3) vI vDF 当输入电压不在正常电压范围时当输入电压不在正常电压范围时, ,二极管导通，限制了电容二极管导

30、通，限制了电容两端电压的增加两端电压的增加, ,保护了输入电路。保护了输入电路。D1、D2截止截止D1导通导通, D2截止截止vG = VDD + vDFD2导通导通, D1截止截止vG = vDF RS和和MOS管的栅极电容组成积分网络，使输入信号的过冲管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。电压延迟且衰减后到栅极。 D2 -分布式二极管分布式二极管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO 图图3.1.17 3.1.17 输入保护电路及缓冲电路输入保护电路及缓冲电路33BABAL （2）CMOS逻辑门的缓冲电路逻辑门的缓冲电路输入、

31、输出端加了反相器作为缓冲电路，所以电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能。能为与非功能。图图3.1.18 3.1.18 带缓冲级的带缓冲级的CMOSCMOS与非门的逻辑图与非门的逻辑图341 1.CMOS漏极开路门漏极开路门（1）CMOS漏极开路门的提出漏极开路门的提出 输出短接，在一定情况下会输出短接，在一定情况下会产生低阻通路，大电流有可能产生低阻通路，大电流有可能导致器件的损毁，并且无法确导致器件的损毁，并且无法确定输出是高电平还是低电平。定输出是高电平还是低电平。 这一问题

32、可以采用漏极开这一问题可以采用漏极开路门来解决。所谓漏极开路是路门来解决。所谓漏极开路是指指CMOSCMOS门输出电路只有门输出电路只有NMOSNMOS管，管，并且它的漏极是开路的。并且它的漏极是开路的。 3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路 +VDDTN1TN2AB+VDDAB01图图3.1.19 3.1.19 普通普通CMOSCMOS门电路输出端相连门电路输出端相连35C D RP VDD L A B & & （2）漏极开路门的结构与逻辑符号漏极开路门的结构与逻辑符号(c) (c) 可以实现线与功能。可以实现线与功能。CDAB

33、 CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 电路电路A B L & 逻辑符号逻辑符号(b)(b)与非逻辑不变；与非逻辑不变；RP VDD L A B 漏极开路门输出连接漏极开路门输出连接21PPL RP VDD L A B C D (a)(a)工作时必须外接电源和电阻工作时必须外接电源和电阻; ;36(3) (3) 上拉电阻对上拉电阻对OD门动态性能的影响门动态性能的影响RP VDD L A B C D Rp的值愈小，负载电容的充电时间的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快常数亦愈小，因而开关速度愈快。但功耗大但功耗大, ,且可能使输出电流超过

34、允且可能使输出电流超过允许的最大值许的最大值IOL(max） 。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小功耗小。但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢开关速度因而愈慢。由于驱动门的输出电容、负载门的输入电由于驱动门的输出电容、负载门的输入电容以及接线电容的存在，上拉电阻容以及接线电容的存在，上拉电阻R Rp p的大的大小必将影响小必将影响ODOD门的开关速度。门的开关速度。37最不利的情况：最不利的情况：只有一个只有一个 OD门导

35、通，门导通，110为保证低电平输出为保证低电平输出OD门的门的输输出电流不能超过允许的最大值出电流不能超过允许的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。当当VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(min)(max)(max) IIL（total)IOL（max)+V DDIILRP&n&m&k图图3.1.22 3.1.22 计算计算ODOD门上拉电阻门上拉电阻R Rp p的工作情况的工作情况38当当VO=VOH+V DDRP&n&

36、m&111IIH（total)I0H（total)为使得高电平不低于规定的为使得高电平不低于规定的VIH的的最小值，则最小值，则Rp的选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) 图图3.1.22 3.1.22 计算计算ODOD门上拉电阻门上拉电阻RpRp的工作情况的工作情况第第3周周五周周五34节节305、1306班班392.三态三态(TSL)输出门电路输出门电路 利用利用ODOD门虽然可以实现线与的功能，但外接门虽然可以实现线与的功能，但外接电阻电阻RpRp的选择要受到一定的限制而不

37、能取得太的选择要受到一定的限制而不能取得太小，因此影响了工作速度。同时它省去了有源小，因此影响了工作速度。同时它省去了有源负载，使得带负载能力下降。负载，使得带负载能力下降。 为保持推拉式输出级的优点，又能作线与为保持推拉式输出级的优点，又能作线与连接，人们开发了一种三态输出门电路，它的连接，人们开发了一种三态输出门电路，它的输出除了具有一般门的两种状态，还具有输出除了具有一般门的两种状态，还具有高阻高阻态态，又称为禁止态。，又称为禁止态。401EN A L 1 0011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截

38、止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 1TP TN VDD L A EN & 1 1 图图3.1.24 3.1.24 高电平使能三态输出门电路高电平使能三态输出门电路413.1.7 CMOS传输门传输门( (双向模拟开关双向模拟开关) ) 1 1. CMOS传输门电路传输门电路TP vI /vO TN vO /vI C C +5V 5V 电路电路vI /vO vO /vI C C T G 逻辑符号逻辑符号I / Oo/ IC等效电路等效电路图图3.1.26 CMOS3.1.26 CMOS传输门传输门CMOSCMOS传输门由一个传输门由一个P P沟道和一个沟道和一个N N沟道增沟道增强型强型MOSFETMOSFET并联而并联而成。成。422、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V， TN:VTN=2 I的变化范围为的变化范围为5V到到+5V。 5