计算机组成原理第四章

1、 4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器 本章重点 1、存储器的分类 2、随机存储器、只读存储器、高速缓冲存储器*3、存储器与CPU的连接、存储器芯片的扩展*4、存储器的校验第 四 章 存 储 系统4.1 概 述 存储器中存放信息的物理元件。 1） 半导体存储器 用来存取数据，目前普遍采用。 特点：体积小，功耗低，速度快，。常用作主存（内存）。2） 磁表面存储器 用构成的磁层来存取信息，磁层需要依附在某种基体上，常根据基体的形状为磁表面存储器取名。如：磁盘、磁带等。 特点：，容量大，位价低，速度慢。常用作辅存（外存）。半导体 vs 磁表面速度容量成本功耗易失

2、性半导体快小高低掉电易失磁表面慢大低高掉电不易失3）光盘存储器 用磁光材料作为存储介质，用激光学原理进行读/写，基体为塑料圆盘。 特点：非电易失性，存储容量大，耐用性好，可靠性高，速度比硬盘低，常用作硬盘的后备存储器。2. 按存取方式分： 1） 随机存取存储器：半导体材质 Random Access Memory（RAM） 可读可写，任一存储单元的内容都可随机存取，且存取时间与存储单元的物理位置无关。广泛用于主存。 其中： SRAM（静态）：适用于cache； DRAM（动态）：适用于主存。2）只读存储器： （） 正常工作时，写入操作需通过完成，其它特点同RAM。 ，可靠性高，常用于主存的。

3、可分为PROM、EPROM、EEPROM等。*3. 按在计算机系统中的作用分，可分为： 主存储器（内部存储器，MM）； 辅助存储器（外部存储器）； 缓冲存储器 等。计算机系统常用存储器分类图： SRAM RAM DRAM 掩膜ROM（MROM） 主存储器 PROM（一次性） ROM EPROM EEPROM FLASHROM（U盘）存储器 磁盘 辅助存储器 磁带 光盘 高速缓存 Cache等 二、存储系统的层次结构思考：你如何衡量存储器的好坏？ 为什么要引入存储系统的层次结构？ 1. 存储器的重要性及要求： 重要性不言而喻。 使用者理想中的要求：尽可能快的读写速度，尽可能大的存储容量，尽可能低

4、的成本费用。 实际情况：没有任何一种存储器能同时满足上述三种要求。2. 解决方案： 选用成本不同的、存储容量不同的、读写速度不同的多种存储介质，按一定的层次结构组织成一个统一的存储器系统，使每种介质充分发挥各自在速度、容量、成本方面的优势，从而达到综合的最优性能。 这样一个存储整体称为“存储系统”。 存储系统结构框图：寄存器寄存器Cache主主 存存外外存存磁磁 盘盘光盘光盘 1) 通用寄存器组： 2） 高速缓存（Cache）：其容量比通用寄存器组大得多，比主存小得多，速度接近CPU，位价介于寄存器与主存之间。3） 主存：主存只能做到容量比较大、速度比较快、位价适中，其容量比主存大得多，速度比

5、主存慢得多，但位价也便宜得多。4. 存储系统的工作：程序运行的局部性原理：程序运行时的局部性原理表现在： 在一小段时间内，最近被访问过的数据很可能再次被访问在空间上， 这些被访问的数据往往集中在一小片存储区 在访问顺序上，顺序执行指令比转移执行可能性大 ( 约5:1 )通过合理的调度将当前使用最多的一小段程序和数据放在Cache中，这样，从整体运行的效果分析，CPU访存速度最快，接近于Cache的速度，而寻址空间（容量）和位价却接近于主存。 主存辅存层次：虚拟存储即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，再由软、硬件自动完成虚拟地址空间与主存实际物理空间的转换透明的他所使用的存储

6、器其容量和位价接近于辅存，而速度接近于主存。从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。4.2 主存储器 一、概述 1. 主存的基本组成，如下图：MAR、MDR逻辑结构上属逻辑结构上属MM，物理位置在物理位置在CPU芯芯片中。片中。CS主存储器的读写过程 读过程: 1）CPU给出地址 2）CPU给出片选与读命令 3）主存送数据到数据总线 写过程: 1）CPU给出地址 2）CPU给出片选与数据 3）CPU给出写命令2. 主存与CPU的连接方式： 通过地址、数据、控制三类总线与 CPU等其他部件连通，如下图：例如，例如，k= 28 位位n= 16 位位READYWRITEREAD

7、 MMAB k 位（给出地址）位（给出地址）DB n 位（传送数据）位（传送数据）MARMDRCPU地址总线 AB 的位数决定了可寻址的最大内存空间；数据总线 DB 的位数，决定一次处理的数据位数，等于机器字长；控制总线 CB 指出操作类型和本次入出操作完成的时刻。 3. 存储单元地址分配：两种方案：按字编址：字地址为高字节地址；按字节编址：字地址为低字节地址。字地址字地址0：481201234567891011HBLB1213 特点特点：字地址用该字：字地址用该字高高位字节地址表示，字地址不连位字节地址表示，字地址不连续，是续，是4的整数倍。的整数倍。例2：PDP11：字长16位，按字节编址

8、，如下图：02461350246HBLB特点特点：字地址用该字：字地址用该字低低位字节地址表示，字地址不位字节地址表示，字地址不连续，是连续，是2的整数倍。的整数倍。4. 主存的技术指标：1）存储容量2） 存取速度用来表征存储器速度的指标常有下述两种：存取时间：启动一次存储器操作（读或写）到操作完成所需时间。存取周期：存储器进行连续两次独立的存储器操作（读或写）所需的最小间隔时间。 存储器带宽：每秒从存储器进出信息的最大数量（总二进制位数）。 单位：字/秒，字节/秒，位/秒存储器带宽 = 存取周期的倒数（存取频率）字长 例：存取周期500ns，字长16位，求存储器带宽。 解： 存储频率=1/5

9、00ns 存储器带宽 = 2M字/秒 = 4M字节/秒 = 32M位/秒1. 半导体存储芯片的基本结构：二、半导体RAM芯片简介：2. 半导体芯片的基本结构：芯片内部框图，如下图：与主存框图相比，除MAR、MDR之外，其它部分基本一样。芯片外特性：由引脚界定。 主要引脚：三类四种 数据线：双向； 地址线：单向； 控制线：控制信号和反馈信号。 读/写控制线：单向，（入）； 片选控制线：单向，（入）。 数据线位数：界定了芯片字长（位数）； 地址线位数：界定了芯片的字数； 数据线和地址线根数共同界定了片容量（=片字数 X 片字长）3. 半导体芯片的译码驱动方式：两种 1） 线选法：（单译码结构）地址

10、译码直接选中一个存储单元的所有位。 特点：N根译码线需n套驱动器，译码结构简单、速度快，但成本太高，仅适合于高速小容量存储器。例：CPU有n位地址线，采用线选法译码，需： 地址译码线数 = 2n根 2n套驱动器 当 n = 16位时，需64K根译码线， 64K套驱动器。线选法译码结构示意，如图所示（图中设容量为2n字，m位/字）0,00,10,m1,01,11,mAn-1A001D0D1Dm-1假如有16条地址线，需多少套设备？线选法译码过程，如下图（图中设容量为2n个单元，m位/单元）0,00,10,m1,01,11,mAn-1A001D0D1Dm-11,01,11,m2） 重合法：（矩阵译

11、码结构） 将地址分成行、列两组（x，y），分别用两套译码器译码，行、列译码的重合点即为所选存储元。 特点：大大减少了译码输出线根数，有效地降低了存储器的成本，得到了广泛采用。 例：n位地址，采用重合法译码，需： 地址译码线数 = 2n/2 +2n/2根。 当 n = 16位时，线选法需64K套驱动器， 而重合法仅需 256 + 256 = 512根译码线， 512套驱动器。重合法译码结构示意，如下图（图中设容量为2n字，1位/字）0,00,1A0An/2-102n/2-1An/2An-102n/2-1重合法译码过程，如图（图中设容量为2n字，1位/字）0,00,1A0An/2-102n/2-1

12、An/2An-102n/2-10,11. 存储容量扩展技术：存储容量扩展技术： 如何用多片存储芯片组成完整的存储器。如何用多片存储芯片组成完整的存储器。 1） 位扩展：位扩展： 解决：在设计存储器时，所用芯片字数够，解决：在设计存储器时，所用芯片字数够，位数不够位数不够，位需由多片组成。，位需由多片组成。 扩展方法：I、计算芯片用量： 片数 = 总存储字长 / 片存储字长 II、排列芯片矩阵： 为清楚起见，一般采用平面构图。既芯片沿行向、列向排列成方阵，无重叠部分。 位扩展时，芯片按行向（水平方向）一维排列。III、片间连线： 以SRAM为例，需要对四种引脚线进行连接。位扩展时，Ai（地址线）

13、、WE（读/写控制）、CS（片选控制）线与CPU同名端对应相连；Di（数据）线各片按位引出并与CPU对应Di线相连。例1：多位芯片的位扩展： 用2114 1KX4 SRAM芯片组成1KX16位存储器。 解：片数 = 16位 / 4位 = 4片组成逻辑图如下：21141KX4SRAM21141KX4SRAM21141KX4SRAM21141KX4SRAM例2：16KX1 16KX816KX1SRAM(1)16KX1SRAM(2)16KX1SRAM(8)2） 字扩展：解决：在设计存储器时，所用芯片位数够，字数不够，字需由多片组成。 扩展方法： I、计算芯片用量： 片数 = 总字数 / 片字数 II

14、、排列芯片矩阵：平面构图，无重叠部分。 字扩展时，芯片仍按水平方向一维排列。III、片间连线：仍以SRAM为例，对四种引脚线进行连接。字扩展时，-WE（读/写控制线）、 Di（数据）线与CPU同名端对应相连；Ai（地址）线分两部分：低位地址部分与各芯片同名端对应相连； 需设置片选地址译码器；高位地址部分各片的片选线分别接片选地址译码器的各输出端。例3：1KX8 4KX8位片数 = 4K / 1K = 4片例3的地址空间A11A10 A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0

15、 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 11k1k1k1k组成逻辑图如下： 1KX8SRAM 1KX8SRAM 1KX8SRAM 1KX8SRAMA10A11-CS3-CS2-CS1-CS03） 字、位扩展：解决：在设计存储器时，所用芯片字、位数都不够，需字、位向同时由多片组成。 扩展方法： I、计算芯片用量： 片数 = 总容量/片容量 II、排列芯片矩阵： 平面构图，无重叠部分

16、。 字、位扩展时，芯片为二维矩阵排列。 III、片间连线： 仍以SRAM为例，对四种引脚线进行连接。 字、位扩展时： -WE（读/写控制）线与CPU同名端并连； Di（数据）线向CPU同名端并连引出； Ai（地址）线仍分两部分： 低位地址部分与各芯片同名端并连； 需设置片选地址译码器； 高位地址部分接片选地址译码器输入端； -CS（片选控制）线沿字向同名端并连引出，分别接片选地址译码器的各输出端。例4：用 1KX4位 SRAM芯片组成4KX16位存储器。 解：片数 = 4KX16 / 1KX4 = 4X4 = 16片 写出地址空间，如下所示：A11A10 A9A8A7A6A5A4A3A2A1A

17、0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 11k1k1k1k例例4的地址空间的地址空间构成的逻辑图如下：-CS0-CS1-CS2-CS31KX41KX4-1KX41KX41KX4SRAM1KX4SRAM1KX4SRAM1KX4SRAM1KX4SRAM1KX4

18、SRAM1KX4SRAM1KX4SRAM1KX4SRAM1KX4SRAM1KX4SRAM1KX4SRAMCS总结：2. 存储器与CPU的连接： MM与CPU一般通过总线相连。 1） SRAM连接方法： 地址线：CPU通过地址总线向存储器发送地址，理论上地址总线的低位可直接与各存储芯片的地址引脚相连，高位与片选译码器输入端相连； 数据线： CPU通过数据总线与存储器交换数据，因此存储器的数据引出线与CPU的数据总线按位连通即可； 读/写控制线：CPU通过控制总线中的相应信号线向存储器发读/写令，则存储器的-WE线与CPU的控制总线中的读/写命令线连通即可； 片选时间控制：CPU控制总线中的-MR

19、EQ（访存请求）信号与片选译码器使能输入端相连即可。 与SRAM基本相同，但读/写控制线不连（ROM无-WE端）。例5： 95页例4.2 设CPU有16根地址线，8根数据线，并用-MREQ作访存控制信号（低电平有效），用-WR作读/写控制信号（高电平为读，低电评为写）。 现有下列存储芯片：1KX4位SRAM；4KX8位SRAM；8KX8位SRAM；2KX8位ROM；4KX8位ROM；8KX8位ROM及74LS138译码器和各种门电路（下页有图），画出CPU与存储器的连接图。要求主存的地址空间满足下述条件：最小8K地址为系统程序区，与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作

20、区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。译码器和门电路逻辑符号：G1、-G2A、-G2BC、B、A-Y7 -Y0 0000H 1FFFH 2000H 5FFFH 6000HF000HFFFFH36K 4、画出、画出CPU与存储器连接逻辑图及片选逻与存储器连接逻辑图及片选逻辑电路。辑电路。 六、存储器的校验： 为提高存/取可靠性而设。常用技术有： 1、奇偶校验：仅能查错； 2、海明校验：既可查错，也可纠错。 存储器校验的实现方法： 1、在存储器中设校验码生成、检错电路； 2、存储字长按校验码宽度设计（奇偶校验为n+1位，海明校验为n+k位）；海明码： 海明码是一种可以纠正一位差

21、错的校验码。假若欲检测的信息位为n位，需增加k位检测位，构成一个m=n+k位的码字。它必须满足以下关系式：12knk检测位安插在2k位(k=0,1,2,3)即124816.位（从左往右数，依次为第1、2、3位等），负责检测小组为：C1:1357C2:2367C4:4567C8:891011例6：欲传递信息为b4b3b2b10101,按配偶原则，求它的海明码。 例7：接上题，若按偶配置收到的海明码为1100101,用海明码检测哪位出错（用检测位Pi）。 例8：已知收到的海明码为0110101(按配偶原则)，问欲传送的信息是什么？CRC循环冗余校验码 差错检测原理： 收发双方约定一个生成多项式G(

22、x)，发送方根据发送的数据和G(x)计算出CRC校验和并把它添加在数据的末尾。接收方则用G(x)去除接收到的数据，若有余数，则传输有错。 CRC校验的关键是如何计算校验和。求CRC码的步骤： 1 1、 若生成多项式若生成多项式G G( (x x) )位数为位数为r r位，则需要在欲传送的信位，则需要在欲传送的信息后添加息后添加r r-1-1个个0 0，相当于，相当于左移左移r r-1-1位位。 2 2、用第一步生成的位串进行、用第一步生成的位串进行模模2 2除除法，得出余数，余数法，得出余数，余数即为检测位。即为检测位。 3 3、欲传送的信息后、欲传送的信息后添加余数添加余数就得到了就得到了C

23、RCCRC码。码。例9：已知有效信息为1100，试用生成多项式G(x)=1011将其编成CRC码。例10：设有效信息为110，试用生成多项式G（x）=11011，将其编成循环冗余校验码。4. 3 高速缓冲存储器（Cache)一、概述一、概述1. 问题的提出问题的提出A、内存很忙内存很慢，、内存很忙内存很慢， CPU “空等空等” B、提高并行、提高并行性性CPU 和主存存在速度差异和主存存在速度差异高速缓存高速缓存CPU 主存主存容量小容量小速度高速度高容量大容量大速度低速度低基于程序访问的局部性原理基于程序访问的局部性原理. Cache 的工作原理（按内容寻址）的工作原理（按内容寻址）（1）

24、主存和缓存的编址）主存和缓存的编址主存和缓存都按主存和缓存都按块块存储，块的大小相同。存储，块的大小相同。主存地址（主存地址主存地址（主存地址n位位=m+b） m 位位b位位字块2c1字块1字块0标记标记标记标记标记标记主存字块标记主存字块标记 字块内地址字块内地址 m位位 b 位位Cache 存储器存储器字块2m1字块2c1字块1 字块0（若干连续单元） 主存储器主存储器（2）命中与未命中缓存共C块，主存共M块：MC命中：主存块已调入缓存（在Cache中找到所需数据或指令）主存块与缓存块建立了对应关系未命中：主存块未调入缓存（在Cache中未找到所需数据或指令）主存块与缓存块未建立对应关系（

25、3）cache的命中率cache的命中率是CPU欲访问的信息在cache中的比率。命中率与Cache的容量与块长有关二、二、Cache 主存的地址映射主存的地址映射1. 直接映象直接映象 字块2m-1 字块2c+1 字块2c+11 字块2c +1 字块2c 字块2c1 字块1 字块0主存储体主存储体 字块 1 标记 字块 0 标记字块 2c-1标记Cache存储体存储体t位位01C1 字块字块地址 主存字 块标记t 位位c 位位b 位位主存地址主存地址 比较器（比较器（t位）位）= 不命中不命中有效位有效位=1？*m位位 Cache内地址内地址否否是是命中命中每个缓存块每个缓存块 i 可以和可

26、以和 若干若干 个个 主存块主存块 对应对应每个主存块每个主存块 j 只能和只能和 一一 个个 缓存块缓存块 对应对应i = j mod C 字块2c+1 字块2c 字块0 字块 0优点：实现简单，查找数据或指令是否在cache中速度快。缺点：不够灵活，每个主存块固定对应某个缓存块，使缓存容量不能充分利用，cache利用率低。2. 全相联映象全相联映象主存主存 中的中的 任一块任一块 可以映象到缓存中的可以映象到缓存中的任一块任一块字块2m1字块2c1字块1 字块0字块2c1字块1字块0标记标记标记标记标记标记主存字块标记主存字块标记 字块内地址字块内地址主存地址主存地址m = t + c 位

27、位b位位m = t+cCache 存储器存储器主存储器主存储器 字块0优点：较灵活，块可以任意存放，cache利用率高。缺点：所需逻辑电路多，成本高。某一某一主存块主存块 j 按按模模 Q 映射到映射到 缓存缓存 的的第第 i 组中的组中的 任一块任一块全相联映象全相联映象3. 组相联映象组相联映象字块2m1字块2c-r+1 字块2c-r + 1 字块2c-r字块2c-r 字块1 字块0 字块 3标记 字块 1标记字块 2c1标记 字块 2标记 字块 0标记字块 2c2标记组组012c-r1Cache主存储器主存储器共共 Q 组组，每组内两块（，每组内两块（r = 2)1i = j mod Q

28、直接映象直接映象 字块0 字块 1 字块 0 字块2c-r 字块2c-r+1 组相联映象是直接映像和全相联映像的折衷，组间是直接映象，组内是全相联映象方式。当r=0时是直接映象方式，r=c时是全相联映象方式。三、替换算法三、替换算法1. 先进先出先进先出 （ FIFO ）算法算法 2. 近期最少使用法（近期最少使用法（ LRU）算法算法小结小结某一某一 主存块主存块只能固定只能固定映射到映射到 某一某一 缓存块缓存块直接直接全相联全相联组相联组相联某一某一 主存块主存块能能映射到映射到 任一任一 缓存块缓存块某一某一 主存块主存块能能映射到映射到 某一某一 缓存缓存 组中的任一块组中的任一块不

29、灵活不灵活成本高成本高4.44.4 辅助存储器一、概述： 特点：容量大，速度较慢，成本低，断电后还能保存信息，属于非易失性存储器。二、辅助存储器的分类与技术指标二、辅助存储器的分类与技术指标（一）、辅助存储器的分类（一）、辅助存储器的分类 目前常用的辅助存储器主要有两类：目前常用的辅助存储器主要有两类：磁表面存储器和光磁表面存储器和光存储器存储器。 1、磁表面存储器、磁表面存储器 把磁性材料沉积在基体上形成记录介质。把磁性材料沉积在基体上形成记录介质。 工作原理工作原理：磁性材料沉积在基体上形成记录介质，通：磁性材料沉积在基体上形成记录介质，通过磁头与记录介质的相对运动来读写信息。过磁头与记录

30、介质的相对运动来读写信息。优点优点： 容量大，位价低容量大，位价低 记录介质可重复使用记录介质可重复使用 信息可长期保存甚至可脱机保存信息可长期保存甚至可脱机保存缺点缺点： 速度慢速度慢 对工作环境要求高对工作环境要求高2、光存储器 记录原理：用激光在具有感光特性的介质上非接触地记录高密度信息，以介质材料的光学性质的变化来表示0或1。 优点：容量大，非易失性。 缺点：速度慢。（二） 辅助存储器的技术指标 主要技术指标有存储密度、存储容量和寻址时间。 1、存储密度 定义：单位长度或单位面积磁层表面所存储的二进制信息量。对磁盘存储器来说可以用道密度来表示。 道密度：沿磁盘半径方向单位长度的磁道数，

31、单位是道/英寸或道/毫米。 位密度：单位长度磁道能记录的二进制信息的位数，又叫线密度。单位是位/英寸或位/毫米。 2、存储容量 定义：存储器所能存储的二进制信息总量。辅存容量一般以字节为单位。 磁盘存储器有格式化和非格式化两个容量，格式化容量指的是用户可以使用的容量，一般为非格式化容量的80%。 格式化分高级格式化和低级格式化。 低级格式化低级格式化是将硬盘划分出柱面和磁道，再是将硬盘划分出柱面和磁道，再将磁道划分为若干个扇区。将磁道划分为若干个扇区。 低级格式化是高级格式化之前的一件工作，低级格式化是高级格式化之前的一件工作，每块硬盘在出厂前都进行了低级格式化。每块硬盘在出厂前都进行了低级格

32、式化。 低级格式化是一种损耗性操作，对硬盘寿命低级格式化是一种损耗性操作，对硬盘寿命有一定的负面影响。有一定的负面影响。三种文件系统：三种文件系统：FAT、FAT32和和NTFS。 FAT：文件分配表（文件分配表（File Allocation Table），是硬盘对其上文件分配管理的一种系），是硬盘对其上文件分配管理的一种系统，它记录着硬盘的容量，哪些扇区己被数据统，它记录着硬盘的容量，哪些扇区己被数据占用，哪些扇区没有被占用占用，哪些扇区没有被占用 。 FAT适用系统：适用系统：DOS FAT32 FAT32支持的文件大小可以达到4GB。 支持这一磁盘分区格式的操作系统有win 98和wi

33、n 2000、 win XP 。 NTFS 新技术文件系统，NTFS支持文件加密管理功能，可为用户提供更高层次的安全保证。NTFS可以支持的文件大小可以达到64GB。 支持NTFS的系统有win 2000、win NT和win XP、win7等。3、寻址时间 磁盘存储器用直接存取方式，寻址时间包括两部分：磁头寻找目标磁道所需的找道时间和找到磁道后磁头等待所需要读写的区段旋转到磁头下方的等待时间。 平均寻址时间=平均找道时间+平均等待时间 平均等待时间与磁盘转速有关，用磁盘旋转一周所需时间的一半来表示。 例题：某软盘有两个记录面，每面有80个磁道，每个磁道分15个扇区，每个扇区可记录512字节的信息，转速为360转每分钟，求此盘的容量及平均等待时间。 解：容量=512* *15 * * 80 * * 2=1.2MB 旋转一圈需要的时间为：1/360*60=0.0028*60=