组合逻辑电路的分析和设计ppt课件

1、3.1 3.1 组合逻辑电路的分析和设组合逻辑电路的分析和设计计3.2 3.2 常用组合逻辑电路常用组合逻辑电路3.3 3.3 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险概述概述 组合逻辑电路概念组合逻辑电路概念输入：输入：逻辑关系：逻辑关系：Yi = Fi (X1、X2、Xn) i = (1、2、m) 组合逻辑电路的结构特点组合逻辑电路的结构特点 电路由逻辑门构成，不含记忆元件电路由逻辑门构成，不含记忆元件输出：输出：X1、X2、XnY1、Y2、Ym 组合逻辑电路任一时刻的输出仅仅取决于该时刻的输组合逻辑电路任一时刻的输出仅仅取决于该时刻的输入，而与过去的输入无关。入，而与过去的输

2、入无关。YmXnX1Y1组合逻组合逻辑电辑电 路路第三章 组合逻辑电路概述重点：重点： 组合逻辑电路的概念组合逻辑电路的概念 组合逻辑电路的分析和设计与设计方法组合逻辑电路的分析和设计与设计方法 常用组合模块的功能及应用常用组合模块的功能及应用难点：难点： 灵活运用模块进行电路设计灵活运用模块进行电路设计 组合电路的竞争与冒险的判断与消除组合电路的竞争与冒险的判断与消除第三章 组合逻辑电路概述组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的设计组合逻辑电路的设计 第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计组合逻辑电路的分析写写函函数数表表达达式式简简化化函函数数式式真真值值表表描描

3、述述电电路路功功能能已已知知组组合合电电路路公式法公式法图形法图形法分析步骤分析步骤第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计结论：电路为少数服从多数电路，结论：电路为少数服从多数电路， 称表决电路。称表决电路。解：（解：（1逻辑表达式逻辑表达式（2列真值表列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表ACBCABF （3分析电路的逻辑功能分析电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出 F为为0例例1 1：试分析图所示逻

4、辑电路的功能。：试分析图所示逻辑电路的功能。ABBCACACBCAB 第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计例例2 2：试分析图示逻辑电路的功能。：试分析图示逻辑电路的功能。（2列真值表列真值表解：（解：（1写写 表达式表达式010BBG121BBG232BBG33BG 第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计自然二进制码自然二进制码格雷码格雷码 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0

5、1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2） 列真值表列真值表自然二进制码至格雷码自然二进制码至格雷码的转换电路。的转换电路。B3B2B1B0G3G2G1G00 0 0 00 0 0 0（3 3逻辑功能逻辑功能（1 1表达式表达式010BBG121BBG232BBG33BG 第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计留意：利用此式时对码位序号大于留意：利用此式时对码位序号

6、大于n-1的位应按的位应按0处理，处理，如本例码位的最大序号如本例码位的最大序号i = 3，故，故B4应为应为0，才能得到正确，才能得到正确的结果。的结果。推广到一般，将推广到一般，将n位自然二进制码转换成位自然二进制码转换成n位格雷码位格雷码 Gi = Bi Bi+1 （i = 0、1、2、 n-1）01012123233BBGBB GBBGBG自然二进制码至格雷码的转换自然二进制码至格雷码的转换第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计组合逻辑电路的设计设计步骤设计步骤列列真真值值表表简简化化函函数数式式画画逻逻辑辑图图实实际际逻逻辑辑问问题题公式法公式法图形法图形法表达式变换表

7、达式变换根据设计所用根据设计所用芯片要求芯片要求第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计例例1在举重比赛中，有在举重比赛中，有3名裁判，其中名裁判，其中1名为主裁判。当有两名为主裁判。当有两名以上裁判其中必须有名以上裁判其中必须有1名主裁判认为运动员举杠铃合格名主裁判认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。电路。（1作出逻辑规定：作出逻辑规定：输入：合格为输入：合格为1，不合格为，不合格为0输出：成绩有效为输出：成绩有效为1，无效为，无效为0 （2列出真值表列出真值表 A B C L 0 0

8、00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 00000111 ABAC（3 3求逻辑函数表达式求逻辑函数表达式L=AB+AC第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计（4画出逻辑电路图画出逻辑电路图 1BCAY BCAY（5化成化成“与非式与非式ACABACABY第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计例例2 2：试将：试将8421BCD8421BCD码转换成余码转换成余3BCD3BCD码码 输入输入 8421码码 输出余输出余3码码 B3 B2 B1 B0 E3 E2 E 1 E0（2画卡诺图画卡诺图解：（解：（1列真值表列真值表 0 0

9、0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 0100 01 11 10001110B1B0B3B211111E E3 30100 01 11 10001110B1B0B3B2111

10、11E E2 20100 01 11 10001110B1B0B3B211111E E1 10100 01 11 10001110B1B0B3B211111E E0 0第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计（3 3逻辑表达式逻辑表达式0100 01 11 10001110B1B0B3B211111E E2 20100 01 11 10001110B1B0B3B211111E E1 10100 01 11 10001110B1B0B3B211111E E0 0E E3 30100 01 11 10001110B1B0B3B211111120233BBBBBE01212022BBBB

11、BBBE01011BBBBE00BE第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4电路图电路图（3 3逻辑表达式逻辑表达式8421BCD码余3码第三章 组合逻辑电路3.1 组合逻辑电路的分析和设计第三章 组合逻辑电路3.2 常用 组合逻辑电路二进制代码二进制代码某种控制信息、符号等某种控制信息、符号等编编 码码编码器编码器 把每一输入信号把每一输入信号转化为对应的编码，转化为对应的编码，这种组合逻辑电路称这种组合逻辑电路称为编码器。为编码器。 第三章 组合逻辑电路3.2 常用 组合逻辑电路编码器编码器

12、 有一键盘输入电路，一共有有一键盘输入电路，一共有8个按键，键按下时，对个按键，键按下时，对应的输入信号为高电平。应的输入信号为高电平。 编码器的作用就是把每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。 编码器K0V CCY2I0K7K1I7I1Y1Y0键码第三章 组合逻辑电路3.2 常用 组合逻辑电路二进制编码器二进制编码器真值表：真值表： I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1

13、0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 654321077543210676542103765431021IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY假设任何时刻假设任何时刻有且只有一个有且只有一个输入信号有效输入信号有效逻辑表达式：逻辑表达式： 654321077543210676432105765321042IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY654321077643210576542103765

14、432010IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY第三章 组合逻辑电路3.2 常用 组合逻辑电路以此类推：以此类推： 令令 代入代入Y2的表达式就得到：的表达式就得到：同理同理 65432107IIIIIIIYIX，01YXYX，则满足则满足654321065432107IIIIIIIIIIIIIII76432105IIIIIIII 75432106IIIIIIII 76542IIIIY76321IIIIY75310IIIIY定理：若两个逻辑变量定理：若两个逻辑变量X、Y 同时满足同时满足X+Y=1、XY=0， 则有则有X=Y。76532104IIIIIIII 第三

15、章 组合逻辑电路3.2 常用 组合逻辑电路思索：当有两个输入信号同时有效时，如思索：当有两个输入信号同时有效时，如I2和和I4同时有同时有效时，将出现什么情况？效时，将出现什么情况？1Y21Y01Y1I1I2I3I4I5I6I776542IIIIY76321IIIIY75310IIIIY第三章 组合逻辑电路3.2 常用 组合逻辑电路优先编码器：对输入信号规定不同的优先级，当有多个信号优先编码器：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。同时有效时，只对优先级高的信号进行编码。 真值表真值表0 0 00 0 00 0 10 0 10 1 00 1 00 1

16、10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 1 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 Y2Y1 Y0第三章 组合逻辑电路3.2 常用 组合逻辑电路优先编码器优先编码器74LS14874LS148逻辑函数表达式逻辑函数表达式 765476547657672II

17、IIIIIIIIIIIIY76542IIIIY542543671IIIIIIIIY64216436570IIIIIIIIIIY765432765437671IIIIIIIIIIIIIIY54254367IIIIIIII6421643657IIIIIIIIII76543217654376570IIIIIIIIIIIIIIIIY利用公式利用公式A+AB=A+B第三章 组合逻辑电路3.2 常用 组合逻辑电路YS=I0 I1I7 S YEX=I0 I1I7 S S 使能使能输入输入逻辑图逻辑图 1S&YEX&YSI0&111Y0Y2Y11111111111I2I3I4I1I7I6I5第三章 组合逻辑电

18、路3.2 常用 组合逻辑电路简化逻辑符号简化逻辑符号逻辑符号逻辑符号 123456ABCD654321DCBATitleNumberRevisionSizeBDate:10-Oct-2003Sheet of File:G:现代电路技术数字部分数字电路基础知识MSI.DdbDrawn By:HPRI/BIN1/Z112/Z123/Z134/Z145/Z156/Z167/Z17 0/Z10SEN/V180211YSYEXY0Y1Y2101112131415161718国标符号国标符号第三章 组合逻辑电路3.2 常用 组合逻辑电路：输入，低电平有效。：输入，低电平有效。：编码输出端：编码输出端：使能

19、输入端：使能输入端：使能输出端，：使能输出端，：扩展输出端，：扩展输出端，I0 I7 Y2Y0 SS=0时，允许编码；时，允许编码； S1时，禁止编码时，禁止编码YSYEXYS =0,表示无输入信号表示无输入信号YEX=0，表示有输入信号，表示有输入信号SSIIIY710EXSIIIY710S引脚功能说明引脚功能说明 第三章 组合逻辑电路3.2 常用 组合逻辑电路（1单片使用，单片使用，S 端应接地。端应接地。 无编码时无编码时YS=0YS=0；有编码时有编码时YS=1YS=1。悬空悬空 输入信号输入信号编码输出编码输出第三章 组合逻辑电路3.2 常用 组合逻辑电路优先编码器优先编码器74LS

20、14874LS148的应用的应用（2 2级联使用级联使用 用两片用两片74LS14874LS148构成构成1616线线44线优先编码器。线优先编码器。 高优先级高优先级低优先级低优先级有效有效1111000011111第三章 组合逻辑电路3.2 常用 组合逻辑电路（2 2级联使用级联使用 用两片用两片74LS14874LS148构成构成1616线线44线优先编码器。线优先编码器。 高优先级高优先级低优先级低优先级有效有效1111000001011第三章 组合逻辑电路3.2 常用 组合逻辑电路某种编码某种编码某种控制信息、符号等某种控制信息、符号等译译 码码译码器译码器 把某种编码转化把某种编码

21、转化为对应的信息，这种为对应的信息，这种组合逻辑电路称为译组合逻辑电路称为译码器。码器。 译码器常分为二进制译码器、译码器常分为二进制译码器、BCD译码器、译码器、显示译码器显示译码器第三章 组合逻辑电路3.2 常用 组合逻辑电路译译 码码 器器译码输入：译码输入：n n位二进制代码位二进制代码译码输出：译码输出：m m位输出信号位输出信号m=2nm=2n译码规则：对应输入的一组二进制代码有且仅有一个输译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平出端为有效电平，其余输出端为相反电平第三章 组合逻辑电路3.2 常用 组合逻辑电路二进制译码器二进制译码器1.

22、1.真值表真值表 1 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A1 A0 2. 逻辑函数表达式逻辑函数表达式 0124AAAY 0121AAAY 0122AAAY 0127AAAY 0120AAAY 0125AAAY 0126AAAY 0123AAAY 第三章

23、组合逻辑电路3.2 常用 组合逻辑电路二进制译码器二进制译码器74LS13874LS138思索：输入电路中为什么用了思索：输入电路中为什么用了6 6只反相器？使能控制端的只反相器？使能控制端的作用？作用？3.3.逻辑电路图逻辑电路图 &1A2A1A0&Y7Y6&Y5&Y4&Y3&Y2&Y1&Y011111&1E2E1E3E第三章 组合逻辑电路3.2 常用 组合逻辑电路1234ABCD4321DCBATitleNumberRevisionSizeBDate:26-Aug-2000Sheet of File:D:T_sdnt_sdn52101.schDrawn By:71Y(4)16(5)1Y(6

24、)115(3)11Y(2)114(1)1Y(7)13(9)E1Y(10)312(11)1Y(12)E&1(13)2&Y(14)&0(15)E&Y1&2&EN&A&(C)(b)&1&(a)&A&7&0G&AG0&BIN/OCT1234567A00021&ENA1A21EE2E3DX1234567A00021&A1A21EE2E3G07逻辑符号逻辑符号 国标符号国标符号简化逻辑符号简化逻辑符号第三章 组合逻辑电路3.2 常用 组合逻辑电路由由74LS138译码器构成的数据分配器译码器构成的数据分配器 0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10

25、 01 10 01 11 11 11 11 1思索：为什么数据从思索：为什么数据从E2 E2 输入？输入？ 由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。 第三章 组合逻辑电路3.2 常用 组合逻辑电路二进制译码器二进制译码器74LS13874LS138的应用的应用 逻辑函数最小项发生器逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译码器的译码输入端，如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。则译码输出的每一个输出端都对应一个逻辑函数的最小项。 输入变量输入变量m0ABCCBACBACB

26、ACBACBACBACBACBAm1m2m3m4m5m6m7第三章 组合逻辑电路3.2 常用 组合逻辑电路例例 用译码器实现组合逻辑电路用译码器实现组合逻辑电路F1A,B,C）=m(0,2,4,6) CABCBACBACBAmCBAF6 , 4 , 2 , 0,1CABCBACBACBA6420YYYY第三章 组合逻辑电路3.2 常用 组合逻辑电路1. 七段七段LED数码管的结构及显示原理数码管的结构及显示原理 LED数码管有两种结构：共阴和共阳，共阴数码管的外数码管有两种结构：共阴和共阳，共阴数码管的外形和内部结构为：形和内部结构为： 123456ABCD654321DCBATitleNum

27、berRevisionSizeBDate:15-Aug-2002Sheet of File:D:数 电 讲 稿 -贾 立 新 徐 海 军 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8数码管外形 及引脚数码管内部结构123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Aug-2002Sheet of File:D:数 电 讲 稿 -贾 立 新 徐 海 军 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725

28、314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8数码管外形 及引脚数码管内部结构第三章 组合逻辑电路3.2 常用 组合逻辑电路显示译码器显示译码器2. 显示原理显示原理 七段七段LED数码管中的数码管中的ag实际上为发光二极管，利用点实际上为发光二极管，利用点亮其中某几段来构成亮其中某几段来构成09字形。如字形。如 当当af=1 ，g=0时，显示字形时，显示字形0当当b=c=1，a=d=e=f=g=0时，显示字形时，显示字形1当当a=b=d=e=g=1，c=f=0时，显示字形时，显示字形20a ab bd dc ce ef f1c cb b2b ba ag ge ed

29、d第三章 组合逻辑电路3.2 常用 组合逻辑电路3. 显示译码器的逻辑功能显示译码器的逻辑功能 显示译码器abcdfegACBD8421BCD8421BCD码码七段显示码七段显示码第三章 组合逻辑电路3.2 常用 组合逻辑电路4. 真值表真值表 A B C D a b c d e f g 字字 型型 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1

30、 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0123456789消消 隐隐消消 隐隐消消 隐隐消消 隐隐消消 隐隐 消消 隐隐 思考题：根据真思考题：根据真值表，推导出值表，推导出a、b、c、d、e、f、g的逻辑表达式。的逻辑表达式。 第三章 组合逻辑电路3.2 常用 组合逻辑电路D、C、B、

31、A ：BCD码输入信号码输入信号ag：译码输出，高电平有效：译码输出，高电平有效BI 熄灭信号输入熄灭信号输入低电平时，输出低电平时，输出ag均为高电平全灭）；均为高电平全灭）；低电平时，不论低电平时，不论DA状态如何，状态如何，ag七段全亮。七段全亮。LT：试灯信号输入。：试灯信号输入。BCDBCD七段译码器七段译码器/ /驱动器驱动器CD4511CD4511第三章 组合逻辑电路3.2 常用 组合逻辑电路显示译码器显示译码器74LS4774LS47数据选择器数据选择器Multiplexer,MUX） 数据选择器功能是将多路信号有选择地送到一条输出总数据选择器功能是将多路信号有选择地送到一条输

32、出总线上去。线上去。数据输出数据输出地址码地址码 多多路路数数据据输输入入究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定两位地址码决定。第三章 组合逻辑电路3.2 常用 组合逻辑电路数据选择器数据选择器1. 真值表真值表(把把A1A0和和Dii=03当作输入，当作输入，Y为输出为输出)： A1 A0 Di Y 0 0 0 0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1010101012. 逻辑函数表达式：逻辑函数表达式： 4选选1数据选择器数据选择器 F =201DAA101DAA001DAA301DAA第三章 组合逻辑电路3.2 常用 组

33、合逻辑电路双双4选选1数据选择器数据选择器74LS153 第三章 组合逻辑电路3.2 常用 组合逻辑电路8选选1数据选择器数据选择器74LS151 F =2012DAAA1012DAAA0012DAAA4012DAAA5012DAAA3012DAAA6012DAAA7012DAAA74LS151的引脚和功能表的引脚和功能表 第三章 组合逻辑电路3.2 常用 组合逻辑电路 数据选择器的应用数据选择器的应用 用使能端，可将两片用使能端，可将两片8选选1数据选择器扩展数据选择器扩展16选选1数据选择数据选择器。器。第三章 组合逻辑电路3.2 常用 组合逻辑电路例：用例：用8选选1MUX实现逻辑函数实

34、现逻辑函数 解：解：8选选1 MUX的输出的输出Y的表达式为：的表达式为： 令令A2=A，A1=B，A0=C，D0=D1=D3=D5=D6=D7=1，D2=D4=0时，那么时，那么 L=Y。 连线图如右：连线图如右： 实现逻辑函数实现逻辑函数70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAYABCCABCBABCACBACBACBAL），（第三章 组合逻辑电路3.2 常用 组合逻辑电路301201101001DAADAADAADAAY例：用例：用4选选1数据选择器实现函数数据选择器实现函数)7 , 6 , 4 ,

35、3 , 1 (),(mCBAF解：解：),(CBAFABCCABCBABCACBA1 ABCBABCACBA4选选1数据选择器的函数表达式为：数据选择器的函数表达式为： D0 D1 D2 D3“0”BAC“1”D0D1D2D3ENA1A0YF1 1第三章 组合逻辑电路3.2 常用 组合逻辑电路用数据选择器来实现逻辑函数时，应注意以下几点：用数据选择器来实现逻辑函数时，应注意以下几点： 1当逻辑函数的变量个数与数据选择器选择输入端个数相当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。等时，可直接用数据选择器来实现所要实现的逻辑函数。 2当逻辑函数

36、的变量个数多于数据选择器选择输入端数目当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。据选择器的数据输入端。 3一个数据选择器只能用来实现一个多输入变量的单输出一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。逻辑函数。 第三章 组合逻辑电路3.2 常用 组合逻辑电路 数值比较器就是对两个无符号二进制数数值比较器就是对两个无符号二进制数A、B进行比进行比较，以判别其大小的组合逻辑电路。较，以判别其大小的组合逻辑电路。 输入：被比较的数字；输出：两个数字比较的比较输入

37、：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。结果，即等于、大于、小于。 第三章 组合逻辑电路3.2 常用 组合逻辑电路数值比较器数值比较器一位数值比较器一位数值比较器 （1根据题意列出真值表根据题意列出真值表 A B Y (AB) Y (AB) Y (A=B) 0 00 11 01 100 1001001001（2根据真值表写出各输出的逻辑函数表达式根据真值表写出各输出的逻辑函数表达式 BAYBA)（BAYBA)（BABABAABBAYBA ）（第三章 组合逻辑电路3.2 常用 组合逻辑电路（3逻辑电路图逻辑电路图 ABABA1&A1B1B)BABABAYYY（）（第三章

38、 组合逻辑电路3.2 常用 组合逻辑电路四位数值比较器四位数值比较器 四位数字比较的原理：四位数字比较的原理： 设四位数字为设四位数字为A：A3A2A1A0，B：B3B2B1B0， 先比最高位先比最高位A3B3，则，则AB； 最高位相同最高位相同A3=B3，比次高位，比次高位A2B2，则结果，则结果AB；各位都相同时，各位都相同时，A=B 第三章 组合逻辑电路3.2 常用 组合逻辑电路具有级联输入的比较器其真值表具有级联输入的比较器其真值表A3 B3 A2 B2 A1 B1 A0 B0 级联输入级联输入I(AB) I(AB）I(A=B) Y (AB) Y (AB) Y (A=B) A3B3 1

39、 0 0 A3B3 0 1 0 A3=B3 A2B2 1 0 0 A3=B3 A2B2 0 1 0 A3=B3 A2=B2 A1B1 1 0 0 A3=B3 A2=B2 A1B1 0 1 0 A3=B3 A2=B2 A1=B1 A0B0 1 0 0 A3=B3 A2=B2 A1=B1 A0B0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 A3=B3 A2=B2 A1=B1 A0=B0 1 1 00 0 0 A3=B3 A

40、2=B2 A1=B1 A0=B0 0 0 0 1 1 0第三章 组合逻辑电路3.2 常用 组合逻辑电路逻辑表达式为：逻辑表达式为： BABABABABABABAIIIBABABABAIIIBABABABABABABABABABABABABABAL)()()()()()()()()()()()()(001122330011223300112233112233223333)(BABAIBABABABAL)()()(00112233)(BABABABABABABAIIIBABABABAIIIBABABABABABABABABABABABABABAL)()()()()()()()()()()(0011

41、22) 3300112233001122) 33112233223333)(第三章 组合逻辑电路3.2 常用 组合逻辑电路例：用两片例：用两片4位二进制数值比较器位二进制数值比较器74HC85实现实现8位二进制数位二进制数比较比较 。 解：解：第三章 组合逻辑电路3.2 常用 组合逻辑电路用级联法实现多位数值比较用级联法实现多位数值比较（1半加器真值表半加器真值表（2输出函数输出函数（3逻辑图逻辑图ABCBABABAS（4 4逻辑符号逻辑符号输入输入 输出输出被加数被加数A 加数加数B 和和S 进位进位C0 00 00 1 1 01 0 1 01 1 0 1 COCO一位半加器一位半加器第三章

42、 组合逻辑电路3.2 常用 组合逻辑电路加法器加法器思索：如何用思索：如何用“与非门实现半加器？与非门实现半加器？BABASBBBAAABA）（）（BABBAAABBABAABBABAABBABAABC 第三章 组合逻辑电路3.2 常用 组合逻辑电路一位全加器一位全加器（1作逻辑规定作逻辑规定 A、B为加数和被加数，为加数和被加数，CI为低位进位，为低位进位，S、Co为和及为和及向高位进位。向高位进位。 （2真值表。真值表。 A B CI S CO 0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 0 1 1 10 01 01 00 11 00 10 11 1第三章 组合逻

43、辑电路3.2 常用 组合逻辑电路（2逻辑表达式逻辑表达式 CO=AB+BCI+ACI IIIIICBAABCCBACBACBAS（3全加器逻辑电路图见全加器逻辑电路图见 教材教材P94，其逻辑符号为：，其逻辑符号为： COCISCIBACO第三章 组合逻辑电路3.2 常用 组合逻辑电路 N位加法器位加法器 功能：实现功能：实现N位二进制数相加位二进制数相加 按实现方法分类：串行进位加法器、超前进位加法器按实现方法分类：串行进位加法器、超前进位加法器（1串行进位加法器串行进位加法器低位全加器进位输出低位全加器进位输出高位全加器进位输入高位全加器进位输入例：用全加器实现例：用全加器实现4位二位二进

44、制数相加。进制数相加。留意：留意：CI0=00 0第三章 组合逻辑电路3.2 常用 组合逻辑电路（2超前进位加法器超前进位加法器进位位直接由加数、被加数和最低位进位位进位位直接由加数、被加数和最低位进位位CI0形成。形成。第三章 组合逻辑电路3.2 常用 组合逻辑电路4位加法器的逻辑符号位加法器的逻辑符号加数加数被加数被加数和和低位进位低位进位进位进位第三章 组合逻辑电路3.2 常用 组合逻辑电路 加法器的应用加法器的应用例：试用四位加法器实现例：试用四位加法器实现8421BCD码至余码至余3BCD码的转换。码的转换。N位加法运算、代码转换、减法器、十进制加法位加法运算、代码转换、减法器、十进

45、制加法解：余解：余3 3码比码比84218421码多码多3 3，因此：，因此：第三章 组合逻辑电路3.2 常用 组合逻辑电路竞争与冒险的判断竞争与冒险的判断竞争与冒险竞争与冒险冒险现象的消除冒险现象的消除3.3 3.3 组合电路中的竞争与冒险组合电路中的竞争与冒险第三章 组合逻辑电路3.3 组合逻辑电路中的竞争与冒险竞争：竞争：冒险：冒险：信号经由不同的途径到达某一会合点的时间有先有后信号经由不同的途径到达某一会合点的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。由于竞争而引起电路输出发生瞬间错误现象。（理想情况）（理想情况）0AALLAA在输出端产生尖峰干扰在输出端产生尖峰干扰有竞争，不产生冒险有竞争，不产生冒险AA1&At PD第三章 组合逻辑电路3.3 组合逻辑电路中的竞争与冒险竞争与冒险竞争与冒险（理想情况）（理想情况）1AALLAA在输出端产生尖峰干扰在