通用组合数字电路

1、1 3.4 通用组合数字电路通用组合数字电路 通用组合数字电路是由工厂生产的用途广泛的逻辑电路，主要包括1. 各种译码器;2. 数据选择器;3. 数码比较器；4. 四位全加器等。 本节主要讨论这些电路的逻辑功能，应用，对其内部电路只做一般介绍。 2 3.4.1 译码器译码器1. 译码器的分类译码器的分类 1. 译码器 输入为非十进制编码, 输出为十进制编码;2. 编码器 输入为十进制编码, 输出为非十进制编码;3. 代码转换译码器 各种非十进制编码之间的转换。 这三种译码器，功能不同，但分析方法和设计方法是一样的 ，只要掌握了一种，其它就不难掌握。 二进制译码器也称为最小项译码器, N中取一译

2、码器, n线/N线译码器, n二进制码的位数, N=2n。,例如三位二进制译码器, 也称为 3线/ 8 线译码器, 八中取一译码器 。 下面以中规模三位二进制码译码器74LS138为例加以分析。2. 二进制码译码器二进制码译码器3 3位二进制码译码器真值表位二进制码译码器真值表B2 B1 B0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0

3、0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 00120BBBD 0121BBBD 0122BBBD 0123BBBD 0124BBBD 0125BBBD 0126BBBD 0127BBBD 4 74LS138最小项译码器的电路结构最小项译码器的电路结构译码门是与门，对应高电平输出有效；译码门也可以是与非门，对应低电平输出有效。使能控制线5 74LS138的功能表76543210B2A21YYYYYYYYCBAGGG功能表 H H H H H H H H H H H H H H H H H H L H H H H H H H H H L L L L

4、 L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L看真值表的输出看真值表的输出 看逻辑符号看逻辑符号 动画3_66 （1） 做译码器。对三变量可直接使用, 但也可扩展位数，这是由二片74LS138构成的四位二进制码的译码电

5、路。 74LS138的应用B3“1”G01234567891011121314150000000100100011010001010110011110001001101010111100110111101111G=07 （2） 构成组合逻辑电路构成组合逻辑电路7653765374217421mmmmmmmmCmmmmmmmmS1 0 0Ai Bi Ci-1mi动画3_78 3. 显示译码器显示译码器（1） 显示器件显示器件辉光数码管莹光数码管 液晶显示器件 发光二极管显示器件场致发光器件（2） LED显示器件显示器件 LED数码管有共阳极和共阴极两种。点亮电平不同。动画3_1动画3_29 4.

6、 LED显示译码器的设计显示译码器的设计(1) 确定字形与编码的对应关系字形 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 (2)画出卡诺图CBBAaCBcbBAd CBfeCBAg10 CBBACBBAaCBCBcbBAd CBfeCBACBAg(3)根据卡诺图写出逻辑式(4)根据逻辑式画出逻辑图CBBAaCBcbBAd CBfeCBAg动画3_311 3.4.2 编码器（略）编码器（略）3.4.3 数据选择器（数据选择器（MUX，Multiplexer）1. 数据选择器的功能数据选择器的功能 数据选择器是从多个输入数据中选择一个送到输出端的组合数字电路。是一个与或（Y=mi

7、）的逻辑结构。 右图是描述数据选择器逻辑功能的示意图。图中的D3、D2 、D1 、D0 是输入数据； B1、B0是选择变量，以确定哪一个输入数据被送到输出端Y。3D2D1D0DYB1B0B1B0YD0D1D2D30 00 11 01 1 数据选择器的逻辑功能也可以用真值表来描述。12 2. 数据选择器的构成数据选择器的构成010011012013BBDBBDBBDBBDY 为了增加数据选择器的控制功能，电路中加入了使能端，用EN表示。 EN=L时，MUX工作； EN=H时，MUX不工作。数据选择器是一个Y=mi 的结构。动画3_413 3. 数据选择器的应用数据选择器的应用（1） 位数扩大 例

8、如对32位数据进行选择，可以用四片八选一数据选择器进行第一轮选择，然后再用一片四选一数据选择器进行第二轮选择。 例如对22（10110）进行选择，因为加在八选一上的数据CBA=110，所以6、14、22、30在第一轮被选出。再经过第二片，由ED=10将选出。14 （2） 构成组合电路 可以用数据选择器实现组合逻辑电路，因为数据选择器是一个mi的电路结构。在用MUX实现组合数字电路时，分二种情况，一是MUX选择变量的数目与要实现的组合电路的变量数相同；二是选择变量的数目要少于组合电路的变量数。CBACBACBAABCCABCBACAABY 下面通过事例来说明用MUX构成组合数字电路的方法。先看选

9、择变量的数目与要实现的组合电路的变量数相同的情况。用MUX实现下列组合逻辑函数： =m6+ m7+ m0+ m2+ m4 =m0+ m2+ m4+ m6+ m715 采用八选一数据选择器采用八选一数据选择器76420mmmmmCBACBACBAABCCABCBACAABY 存在的最小项就在数据输入端接“1”；不存在的最小项接“0”。16 用四选一数据选择器的情况用四选一数据选择器的情况20302032mmAmAmmAmAAmAmCBACBACBAABCCABCBACAABYCmCmCmmCmCmCmCmCmCBACBACBAABCCABCBACAABY210321033 从三个变量中挑选哪两个

10、选择变量，有时结果简单的程度会不同。反相器进行第一级译码MUX进行第二级译码动画3_517 1. 数码比较器的构成数码比较器的构成3.4.4 数码比较器数码比较器)()()()(BABABABABABAPBABAPBABABABAPABBAP 前面曾经讨论过一位二进制码的比较电路。 对或与式，头部因子以或逻辑的形式插入尾部因子之中，可得或非或非形式的最佳化逻辑式。A该电路在获得相等输出时，还可以获得、信号。18 2. 四位二进制数码比较器四位二进制数码比较器00112233112233223333BABABABABABABABABABABAP 四位二进制数码比较器，可以根据一位二进制比较电路的

11、构成的原则来建立。 二个数码相等用 表示，用 表示，用 表示。BABABA 于是可写出下列各式： 最高位A3 B3,就是A B 。 当A3= B3时，比较次高位，若A2 B2,就是A B 。 其余类推。19 00112233112233223333BABABABABABABABABABABAP00112233112233223333BABABABABABABABABABABAP00112233BABABABABAP 根据以上三个逻辑式就可以画出四位二进制码的比较电路。实际的比较器还增加了、和A=B三个所谓串联输入信号，用于多片四位比较器级联时，片间的信号连接。20 这是低位的进位这是向高位的进位3.4.5 四位全加器四位全加器 将四个全加器组合在一起，就构成了四位全加器，图中 A4 A3 A2 A1和B4 B3 B2 B1是二个四位二进制码； C0是最低位的进位； C4是向高位的进位； 是和输出。21 四位全加器做代码转换用。Di Ci Bi Ai DO CO BO AO 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0