DDR布线规则与过程

1、DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。如果不是特别说明，每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以CadenceAllgro16.3为例。第一步，确定拓补结构（仅在多片DDR芯片时有用）首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3采用菊花链结构。拓补结构只影响地址线的走线方式，不影响数据线。以下是示意图。DDR3星形拓补菊花链拓补第二步，元器件摆放确定了DDR的拓补结构

2、，就可以进行元器件的摆放，有以下几个原则需要遵守:的拓补结构星形拓补就是地址线走到两片DDR中间再向两片DDR分别走线，菊花链就是原则一，考虑拓补结构，仔细查看CPU地址线的位置，使得地址线有利于相应原则二，地址线上的匹配电阻靠近CPU原则三，数据线上的匹配电阻靠近DDR用地址线把两片DDR“串起来”，就像羊肉用，每个DDR都是羊肉串上的一块肉，哈哈，开个玩笑原则四，将DDR芯片摆放并旋转，使得DDR数据线尽量短，也就是，DDR芯片的数据引脚靠近CPU原则五，如果有VTT端接电阻，将其摆放在地址线可以走到的最远的位置。一般来说，DDR2不需要VTT端接电阻，只有少数CPU需要；DDR3都需要V

3、TT端接电阻。原则六，DDR芯片的去耦电容放在靠近DDR芯片相应的引脚以下是DDR2的元器件摆放示意图（未包括去耦电容），可以很容易看出，地址线可以走到两颗芯片中间然后向两边分，很容易实现星形拓补，同时，数据线会很短。.地址线.1*目日目噩辨目目目;匹配电耐I白能白白白白百官能1目田目日日日QiawsaaMOBQQBI>HQQQE|O0OOOOOSiiOOQO*008ooooo数据线匹配电阻E-8窈窈品8。808。oooooooooosoo00000008000000OQOOOOOOOeoooooosoooooo000'以下是带有VTT端接电阻的DDR2元器件摆放示意图，在这个例

4、子中，没有用联匹配电阻，VTT端接电阻摆放在了地址线可以到达的最远距离。O田于旭旺里隹听目由；iji已*n曰odg口qiijiQ*口3口，Q*QQ0.0Q目日口vr端接电阻l以下是DDR3元器件摆放示意图，请注意，这里使用的CPU支持双通道DDR3,所以看到有四片（参考设计是8片）DDR3,其实是每两个组成一个通道，地址线沿着图中绿色的走线传递，实现了菊花链拓补。地址线上的VTT端接电阻摆放在了地址线可以到达的最远的地方。同样地，数据线上的端接电阻也放置在了靠近DDR3芯片的位置，数据线到达CPU的距离很短。同时，可以看到，去耦电容放置在了很靠近DDR3相应电源引脚的地方。第三步，设置串联匹配

5、电阻的仿真模型摆放完元器件，建议设置串联匹配电阻的仿真模型，这样对于后续的布线规则的设置是有好处的。点击AnalyzeSI/EMISimModelAssignment,如下图。然后会出来ModelAssignment的界面，如下图然后点击需要设置模型的器件，通常就是串联匹配电阻，分配或创建合适的仿真的模型，如果不知道如何创建，请在互联网上搜索或发邮件给无线时代(Beamsky)。:秘Ftllit#口叩口口口口叩口口口I.Si_44J：KSflVwwwmeelab.coin分配好仿真模型之后的网络，使用ShowElement命令，可以看到相关的XNET属性，如下图。”回"35howEl

6、rment51*0«+&PMetNausNjehberotXNatD*DR3DXDRFincount;¥iaeoujit:Tatdle-tclilengthTatAlMAhlh&itanlength.Percentnanhattain12061971042AMIL13S&9XMILPinTxLocatiogi01KIRal2R1*E2B9503.2IHiSFECIfflSPErIfflSFECUHSPEC(8«&5？31370465>RES5-TO9402Z218-122030-0323(03100012437£4)

7、(790E00USD0M>)RESSMT_a405_22lff-122»30-03_22<931000124».74)Noconn«ctionsmainin9PropertiesattachedtonotLOGICAL.PATHSPACINGCOKSTRAIHTSET-DDR-2VELECTSICJa_COlT57RAINT_5EI*PAPEQ«ap_2r2_2OU0i32&ap2i2(sch_l)d*dr3/八U口三三1址LC口山第四步，设置线宽与线距1.DDR走线线宽与阻抗控制密切相关，经常可以看到很多同行做阻抗控制。对于纯数字电

8、路，完全有条件针对高速线做单端阻抗控制；但对于混合电路，包含高速数字电路与射频电路，射频电路比数字电路要重要的多，必须对射频信号做50欧姆阻抗控制，同时射频走线不可能太细，否则会引起较大的损耗，所以在混合电路中，本人往往舍弃数字电路的阻抗控制。到目前为止，本人设计的混合电路产品中，最高规格的DDR是DDR2-800,未作阻抗控制，工作一切正常。2 .DDR的供电走线，建议8mil以上，在Allegro可以针对一类线进行物理参数的同意设定，我本人喜欢建立PWR-10MIL的约束条件，并为所有电源网络分配这一约束条件，如下图。=-.LI11MlJI.上/IAjaaK；_二IfXXi-|j41hlM

9、hjrUII"."fthba"IN"iJ.4HI'4JV*-建-m'm!>ALflTfeUW*二IM*jjUMMS1UgJiJHm“UBi一1IJH：'IBdiar，ULMl日",1'MLtaIUn，VB3 .线距部分主要考虑两方面，一是线-线间距，建议采用2W原则，即线间距是2倍线宽，3W很难满足；二是线-Shape间距，同样建议采用2W原则。对于线间距，也可以在Allegro中建立一种约束条件，为所有DDR走线（XNET）分配这样的约束条件，如下图。ITn*：THruPin-iMOPinT“1料曰Thr

10、uVil1ravu1*1.1!Wl«hHcrgteihw*|BcmtkIFingffrMEMmdmillmilnudraidHl12amiJmdl*tow*S«M4专阚*socfliSC5B5JWOt5.»QQr_iBMt5JMM殳DOOrl.M-LD(*_心sMIAULSt.OOO：k.Mrt：-rLfldfc.8“MjMl图FHD-1UB.MM二.3ra!；一MML.5M0&LK国呼，理生4«MTJ«0t-jLBOOr.14J0M4 .还有一种可能需要的规则，就是区域规则。Allegro中默认的线宽线距都是5mil,在CPU引脚比较

11、密集的时候，这样的规则是无法满足的，这就需要在CPU或DDR芯片周围设定允许小间距，小线宽的区域规则，如下图。I1TqfcrMEFH.4ld«WPC1"如-1t$»|-.LmermPinHiDtejJhgRnlitoni¥uBBVIM_TrulVia；UKrwii|WiiyfBcmlfmgerruoaflld12川Jfcft2Z|1Mz*AII.»-iI.Dirtir_TU_TMMJ7»_i即即1自靖4p«C4，函rkCM4GA13KUM*3.M4MMHWaMWJ迎;回第五步，走线走线就需要注意的内容比较多，这里只做少许说明

12、。 所有走线尽量短 走线不能有锐角 尽量少打过孔 保证所有走线有完整的参考面，地平面或这电源平面都可以，对于交变信号，地与电源平面是等电位的 尽量避免过孔将参考面打破，不过这在实际中很难做到 走完地址线和数据后，务必将DDR芯片的电源脚，接地脚，去耦电容的电源脚，接地脚全部走完，否则在后面绕等长时会很麻烦的下图是完成的DDR走线，但尚未绕等长。第六步，设置等长规则对于数据线，DDR1/2与DDR3的规则是一致的：每个BYTE与各自的DQS,DQM等长，即DQ0:7与DQS0,DQM。等长，DQ8:15与DQS1,DQM1等长,以此类推。DDR2数据线等长规则举例斛hE.YMrlgEiwh，0i

13、”,1厘.他曲建MM_iFl_T4wlii日aHTnlrrntHttvtJMLurpnu-KMj«4,w，pMr.vwV!*ur*Idem-±O"Ijllmjmtmivijutji/L>mrxinMMWfjonKlNhn*jrBrmwrayWH钥声鼻钳"pmrkhn-nvapmiMiihmpiMimjH-'M-hnHtKfhjmm*4to叫MMcw-|*PfSUKiH"-jJSJMH3|E*-'JInwj-if?hB_<rjTm-nfu-jnlo£jife-jyHFwLTUhJj=cwraj<rr修2

14、Kb句y-DDR3数据线等长规则举例MXkJkum£smawpnaa.uqW.E*加”阳一：匕3MN*"*”.|F1门*|¥>*f>Ji滞fr'二U3W>cw：aJO!»U-Mt«*iWms”KmmG;KT-UL小£ULutvts!i""【二alzqlM.a*±*-u.IfJ工。用地址线万面的等长，要特别注意，DDR1/2与DDR是很不一样的。对于DDR1/2,需要设定每条地址到达同一片DDR的距离保持等长，如下图iHx普wg-MHi-'paip工叫用时贴一码号用*ikr

15、事M|毗单Wd.MHLFHTl?biIlI|*r»ur«-f«ju|n*Mri<K!ttiiu'iM|miM-ufrapunUiDREJPF4MAI1441Ml：l-l*1VDVJBUIi>iciiAJ1V/T/,KT聿J>：.三三三一三E=三=E对于DDR3,地址线的等长往往需要过孔来配合，具体的规则均绑定在过孔上和VTT端接电阻上，如下图。可以看到，CPU的地址线到达过孔的距离等长，过孔到达VTT端接电阻的距离也等长。3：MMJWMMIFWrHMlliiMlTHH.bUU>J8式.1|17|«»卜耨InCLr

16、.lMli二t：iBTLHDrIFWIMMImatMlr*tfff1fKTkFTmj-EPV.”0.I.<-Mili*w-iirinjai匕呻IrttLI-tadai|lwv_HH4mrnwoHwvi1,iin-ipw-_nw*THMJtflULl薄/W|mHitniumriTWPii!Vi«7TfHKWiHFfM涧IAAiiinM3.tMKfepew.fWlAMnUlitHa-AlliEnaT1uI2*MMF祖，*W|tteh+e.k-；paa-4.1*W3+IPO4.AHmiTiMMfiTfanIKtasMidJAl!TTWitYMni1mb,©2uhrl-Trt

17、JL*|MjM-IfM-MiMlQ2”rE11目车邛.”11上勺*.*f必?!u!.'！"H>.-【HHffWdMM|BhiiJ-u甬ipitiqqjriir-mijratji«rwigfmiiwm.yiiH)¥r?£1tfFM71|«WNlH£-Z,pw.g|.'rK±Uu,CIHU.MIin：."打u>vM>rTinatptBVh呵HmTwq(uiMinqMlirtautfiU31U”0W(n【KMiKMS5*rErqjftF*4tume配rram二i尸耳m，*上，1W1.1p

18、uwMilHWLJ!EK”；PMH京*:跑JBMLjm五油、'RiviVLJIAw«L1iB«M取M«QEBffivuaWPMLENm黑Ml唾；，*XIHML"iM*M.；FtiH.值、上嗖JUBLi'gtir习注一工E«KDM”IMMLJItoCM.fEMH-«WEBNMPBWVIESH再H9R.*w.n%,'lxd>MMtHfiMfwMtHfe*44r-血nHKEH钳uf*E4ito事MEM*补充一点，很多时候，地址线的等长要求不严格，这一点我还没有尝试过。在本人设计的这些产品中，地址线，数据线都做了25mil的Rela