第6章-时序逻辑电路-课后答案_第1页
第6章-时序逻辑电路-课后答案_第2页
第6章-时序逻辑电路-课后答案_第3页
已阅读5页,还剩26页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第六章时序逻辑电路【题6.3】分析图P6.3时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。图P6.3【解】驱动方程J1=K1=Q3*J2二K3二QiJ3=Q1Q2;K3=Q输出方程:Y二Q3将驱动方程带入JK触发器的特性方程后得到状态方程为:Q1=Q3Q+Q3Q=Q3口Q1Q2=Q1Q2Q1Q2二Q2二Qin+iQ=Q3Q2Q1电路能自启动。状态转换图如图A6.3【题6.5】分析图P6.5时序电路的逻辑功能,写出电路的驱动方程、状态方程图P6.5【解】0=AQ2驱动方程:一一P=AQQ=A(Qj+Q2)输出方程:Y二AQ2Q1将驱动方程带

2、入JK触发器的特性方程后得到状态方程为Qn+1=AQ2Q;+1二A(QiQ2)电路的状态转换图如图A6.5图A6.5【题6.6】分析图P6.6时序电路的逻辑功能,画出电路的状态转换图,检查电路能否自启动,说明电路能否自启动。说明电路实现的功能。A为输入变量。fJi=Ki=1【解】驱动方程:11I=心=A二Qr输出方程:Y二AQrQ2AQ1Q2将驱动方程带入JK触发器的特性方程后得到状态方程为:Qn+1=Q1n+1-q2二A二Q1二q2电路状态转换图如图A6.6。A=0时作二进制加法计数,A=1时作二进制减法计数。11图A6.6【题6.7】分析图P6.7时序电路的逻辑功能,写出电路的驱动方程、状

3、态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。CLK1Y图P6.7Jo=Ko=1J1=Q0*Q2Q3;Ki=Qo【解】驱动方程:J2=Q°Q;K2=QoQiJ3=Q0Q1Q2;K3=Qo输出方程:Y二Q0Q1Q2Q3将驱动方程带入JK触发器的特性方程后得到状态方程为Qo=QoQ1=QoQ1(Q2+Q3)*Q0Q1Q2=Q°Q2Q3+(Qo*Q1)Q203=QoQQ2Q3*QoQ3设初态Q1Q3Q2Q1Qo=OOOO,由状态方程可得:状态转换表状态转换图如图A6.7。电路能自启动初态次态输出权*栋*Q3QQQQQQQY0000100110001000000010

4、00010001100100010000110010101000011001010011101100100001110100110000101001010101110100110000110110111000111001010111111100图A6.7【题6.9】试画出用4片74LS194组成16位双向移位寄存器的逻辑图。74LS194的功能表见表。【解】见图A6.9出输行串_1RQGdd1JU41-L-0入输行串移左96A图出+移输P左行DP4<ST-0LuHUURdDCd6Qd149XS0Z0HCPD/M-止入输行串移入输据数行并【题6.10】在图P6.10电路中,若两个移位寄存器

5、中的原是数据分别为A3A2A1Ao=1001,B3B2B1B0=0011,试问经过4个CLK信号作用以后两个寄存器中数据如何?这个电路完成什么功能?图P6.10【解】经过4个时钟信号后,两个寄存器里的数据分别为A3A2A1A0=1100,B3B2B1B0=0000。这是一个4位串行加法器电路。CL的初始值设为0。【题6.11】在图P6.11计数器电路,说明这是多少进制的计数器。十进制计数器74160的功能表见表。图P6.11【解】图P6.11电路为七进制计数器。【题6.12】在图P6.12计数器电路,画出电路的状态转换图,说明这是多少进制的计数器。十六进制计数器74LS161的功能表所示Y进位

6、输出图P6.12【解】电路的状态转换图如图CA6.12。这是一个十进制计数器。C3C2Q1Q)0000工°0000工°110110000110001”0100011101110001100;11°10000图A6.12【题6.10】试用4位同步二进制计数器74LS161接成十二进制计数器,标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表【解】见图A6.10Y进位输出Y进位输出图A5.10【题6.13】试分析图功能表见表。P6.11的计数器在Mk1和Mk0时各为几进制。74160的Y进位输出一1图A6.13>CLK【解】Mk1时为六进制计数器

7、,Mk0时为八进制计数器。【题6.15】图P6.15电路时可变进制计数器。试分析当控制变量电路各为几进制计数器。74LS161的功能表见表。图P6.15CP【解】A=1时为十二进制计数器,A=0时为十进制计数器。【题6.16】设计一个可控进制的计数器,当输入控制变量M=0时工作在五进制,M=时工作在十五进制。请标出计数输入端和进位输出端。【解】见图A6.16。【题6.17】分析图P6.17给出的计数器电路,画出电路的状态转换图,说明这是几进制计数器。74LS290的电路见图。【解】这是一个七进制计数器。电路的状态转换图如图Q3Q2Q1Q0的0110、0111、1110、1111四个状态为过渡状

8、态。【解】这是一个七进制计数器。电路的状态转换图如图Q3Q2Q1Q0的0110、0111、1110、1111四个状态为过渡状态。A6.17所示。其中厂、Q3Q2QQ3厂、Q3Q2QQ311110000'00001匚00010_00100,1001111101*1001、:1000:0111厂0110花0101.,图A6.17【题6.18】试分析图P6.18计数器电路的分频比(即Y与CLK的频率之比)74LS161的功能表见表。CLK计数输入1D)bDiD2D3EPet74LS161(1)LDRD>CLKqQQQ3D)DiD2D3EPet74LS161(2)>CLKqQQQC

9、LDRY进位输岀图P6.18【解】第(1)级74LS161接成了七进制计数器,第(2)级74LS161接成了九进制计数器,两级串接79=63进制计数器。故Y的频率与CLK的频率之比为1:63。【题6.19】图P6.19电路是由两片同步十进制计数器74160组成的计数器,试分析这是多少进制的计数器,两片之间是几进制。74160的功能表见表。图P6.19【解】第(1)片74160接成十进制计数器,第(2)片74160接成了三进制计数器。第(1)片到第(2)片之间为十进制,两片串接组成三十进制计数器。【题6.20】分析图P6.20给出的电路,说明这是多少进制的计数器,两片之间是多少进制。74LS16

10、1的功能表见表。图P6.201)片到【解】在出现LD=0信号以前,两片74LS161均按十六进制计数。即第(第片为十六进制。当第(1)片计为2,第(2)片计为5时产生LD=0信号,总的进制为516+2+1=83故为八十三进制计数器。【题6.22】用同步十进制计数器芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系。允许附加必要的门电路。74160的功能表见表。个位十位百位【解】见图A6.22Y进位输出图A6.22【题6.23】设计一个数字钟电路,要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任一时刻。【解】电路接法可如图A6.23所示。计数器由六片74160组

11、成。第(1)、(2)两片接成六十进制的“秒计数器”,第(1)片为十进制,第(2)片为六进制。第(3)、(4)片为接成六十进制的“分计数器”,接法与“秒计数器”相同。第(5)、第(6)片用BS201A。BS201A。整体复位法接成二十四进制计数器,作为“时计数器”。显示译码器由六片7448组成,每片7448用于驱动一只共阴极的数码管计锁输入4=b-C-C=P4ZZb4=P-CZhCZPlkOx7个位BS201Ax6十位分图A5.19【题6.24】图P6.24所示电路是用二一一十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器,试说明当输入控制信号A、B、CDE、F、GH、

12、I分别为低电平时由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为IOKHn74LS147的功能表如表433所示,74160的功能表见表。CLKA_o|BoC-oDA_o|BoC-oDEoF°G-OI1_I21314丨567I8I9CPETY0Y1DY2D2EPR)LDC图P6.24【解】由图可见,计数器74160工作在可预置数状态,每当计数器的进位输出C=1时(即Q3Q2Q1Q0=1001时),在下一个CP上升沿到达时置入编码器74LS147的输出状态Y3Y2Y1Y0.图A6.24再从图A6.24给出的74160的状态转换图可知,当A=0时74LS147的输出为EEYj:=1

13、110,74160的数据输入端D3D2D1D0=0001,则状态转换顺序将如图中所示,即成为九进制计数器。输出脉冲Y的频率为CLK频率的1/9。依次类推便可得到下表:接入电平的输入端ABCDEFGHIfy/fCP1/91/81/71/61/51/41/31/20fyd)1.111.251.431.6722.53.3350【题6.25】试用同步十进制可逆计数器74LS190和二一一十进制优先编码器74LS147设计一个工作在减法计数器状态的可控分频器。要求在控制信号A、B、CDE、F、GH分别为1试分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190的逻辑图

14、见图6325。它的功能表如表635。可以附加必要的门电路。【解】可用CP0作为LD信号。因为在CP上升沿使Q3Q2Q1Q0=0000以后,在这个CP的低电平期间CP0将给出一个负脉冲。但由于74LS190的LD=0信号是异步置数信号,所以0000状态在计数过程中是作为暂态出现的。如果为提高置数的可靠性,并产生足够宽度的进位输出脉冲,可以增设由G、G2组成的触发器,由Q端给出与CLK脉冲的低电平等宽的LD=0信号,并可由Q端给出进位输出脉冲。由图A6.25(a)中74LS190减法计数时的状态转换图可知,若LD=0时置入Q3Q2Q1Q0=0100,则得到四进制减法计数器,输出进位信号与CP频率之

15、比为1/4。又由74LS147的功能表(表433)可知,为使74LS147的输出反相后为0100,4需接入低电平信号,故j4应接输入信号G依次类推即可得到下表:分频比(fy/fcp)1/21/31/41/51/61/71/81/9低电平信号输入端i2(A)i3(B)I4(C)i5(d)I6(E)(F)E(G)E(H)于是得到如图A6.25(b)的电路图。(a)Y3Y2WM74A0LL/987-6543211°>U/DCPC/BD30QD299!Q2LD7,QDQ0SCLKLD输出CP(b)图A6.25【题6.26】图P6.26时一个移位寄存器型计数器,试画出它的状态转换图,说明

16、这是几进制计数器,能否自启动。1D>ClFFi4-1DQ21DAClFF2FF3Y输出CLK图P6.26图P6.26输入【解】Qi=Di=Q2Q3+Q2Q3+Q2Q3Q;+1=D2=Q1q31=d3=Q2丫=Q2Q3状态转换图如图A6.26,电路能自启动。这是一个五进制计数器。【题6.28】试利用同步十六进制计数器74LS161和4线一16线译码器74LS154设计节拍脉冲发生器,要求从12个输出端顺序、循环地输出等宽的负脉冲。74LS154的逻辑框图及说明见【题4.11】。74LS161地功能表见表。【解】用置数法将74LS161接成十二进制计数器,并把它地Q3,Q2,Q1,Qo对应1

17、2个等12个等地接至74LS154的A3、A2>A、A0,在74LS154地输出丫0丫端就得到了宽地顺序脉冲PoRj。电路接法见图A6.28。ETEpSAFY2p0y3Jlc32LIDDDme0Y443TADU7cKLcQQ4X5o2JY1输出脉冲8opp4P63Y1图A6.28【题6.29】设计一个序列信号发生器电路,使之在一系列CLK信号作用下能周期性地输出“0010110111”的序列信号。【解】可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。若将十进制计数器74160的输出状态Q3,Q2,Q1,Q0作为8选1数据选择器的输入,则可得到数据选择器的输出Z与输入Q3,

18、Q2.Q1.Q0之间关系的真值表。题6.29的真值表Q3Q2Q1Q0Z00000000100010100110010010101101100011111000110011CLKDoDD2D374160>cilkQ)QQQD2D3DiD5D6D774LS251S图6.29若取用8选1数据选择器74LS251(见图4324),则它的输出逻辑式可写为丫uDoAA)+Di(AAAo)+D2(AaAo)+D3(Aaa)+D4(A2AA)+D5(4AAc)+D6(A2AAo)+D7(A2AA)+由真值表写出Z的逻辑式,并化成与上式对应的形式则得到z=Q3(Q2Q-|Q0)q3(Q2Q1q0)Q3(q

19、2q1Q0)o(Q2q1q0)QbQQiQo)Q3(Q2QQo)O-QQQo)Q3(Q2QQo)A?=Q2,A1=Q1,Ao=Qo,Do=D1=Q3,D2=D4=Q5=Q7=Q3,D3=De=0,则数据选择器的输出Y即所求之Z。所得到的电路如图A6.29所示。【题6.30】设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表P6.30规定的顺序转换状态。表中的1表示“亮”,0表示“灭”,要求电路能自启动,并尽可能采用钟规模集成电路芯片。【解】因为输出为八个状态循环,所有用74LS161的低三位作为八进制计数器。若以R丫G分别表示红、黄、绿三个输出,则可得计数器输出状态Q2Q

20、1Qo与R、丫、G关系的真值表:表P6.30表6.30的真值表CP顺序红黄绿q2Q1QoRYG000011000000002010001100300101001041110110015001100111601010100171001100108000111100选两片双4选1数据选择器74LS153作通用函数发生器使用,产生R、Y、G由真值表写出R、YG的逻辑式,并化成与数据选择器的输出逻辑式相对应的形式R=Q2(Q1Q0)Q2(Q1Q0)O*(Q1Q0)Q2(Q1Q0)Y=Q2(Q1Q)0(QiQo)1*(QiQo)Q2(Q1Q0)G=Q2(Q1Q0)Q2(Q1Q0)0*(Q1Q0)Q2(Q

21、1Q0)电路图如图A6.30RYG图A6.30【题6.32】用JK触发器和门电路设计一个4位循环码计数器,它的状态转换表如表P6.32所示。表P6.32电路状态计数顺序计数顺序Q3Q2Q1Q进位输出C【解】按照表P6.32中给出的计数顺序,得到图A6.32(a)所示的0000001000102001103001004011005011106010107010008110009110101011110111110012101001310110141001015100011600000Q;+1,Q;+1,Qin+1,Q0+1的卡诺图。从卡诺图写出状态方程,经化简后得到q3二Q3Q1Q3Q0Q2Q1

22、Q0二Q3Q1QQoQzQQoQQ3)-(Q2QQo)Q3(Q2QiQo)Q3Q2-Q2Q1Q2Q0Q3Q1Q0=q2Q1q2q0Q3qQ0(q2q2)=(Q3QiQ0)Q2(Q3QiQ0)Q2Q=Q1Q0Q3Q2Q0Q3Q2Q0=Q1Q0'(Q3Q2Q0'Q3Q2Q0)(QiQi)二(q2二q3q0)Q1q0*(q3-q2)q1q0二Q3Q2Q1Q3Q2QQ3Q2Q1Q3Q2Q二Q3二Q2二Qj=Q3二Q2二Q1(Q0Q0)-Q;Q;QiQoQ3丁vQ2九Q1Q0J2从以上各式得到=Q3Q1Q0;K=Q3QiQoJr=Q3二Q2*Q0;K=(Q3二Q2)*Q0J0=Q3二Q2

23、二Q"i;K0=Q3二Q2二Q"i进位输出信号为C=Q3Q2QlQo得到的逻辑图如图A6.32(b)所示。QiQo(Q3Q2QiQo)Q3Q200011110000100110010011011000100010101111101111111101010000010001001101100011110(a)(b)图A6.32【题6.33】用D触发器和门电路设计一个十一进制计数器,并检查设计的电路能否自启动。【解】若取计数器的状态循环如表A6.33所示,则即可得到如图A6.33(a)所示的次态卡诺图。由卡诺图得到四个触发器的状态方程分别为广n+1Q3=Q3Qi+Q2Q1Qn+1Q2=Q2Q1+Q2Q0+Q2Q1Q0In+1Q1=Q1QQ3Q1Q0n+1Q=Q3Qo+Qi

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论