集成电路制造工艺流程

1、半导体制造工艺流程半导体相关知识半导体相关知识 本征材料：纯硅 9-10个9 250000.cm N型硅： 掺入V族元素-磷P、砷As、锑Sb P型硅： 掺入 III族元素镓Ga、硼B PN结：NP-+半导体元件制造过程可分为半导体元件制造过程可分为 前段（前段（Front End）制程）制程 晶圆处理制程（晶圆处理制程（Wafer Fabrication；简称；简称 Wafer Fab）、）、 晶圆针测制程（晶圆针测制程（Wafer Probe）；）； 後段（後段（Back End） 构装（构装（Packaging）、）、测试制程（测试制程（Initial Test and Final Te

2、st）一、晶圆处理制程一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程 ，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与 含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适 当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，

3、以完成晶圆上电路的加工与制作。二、晶圆针测制程二、晶圆针测制程 经过Wafer Fab之制程後，晶圆上即形成一格格的小格 ，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆 上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程（Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒 三、三、IC构装制程构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路

4、目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。半导体制造工艺分类PMOS型双极型MOS型CMOS型NMOS型BiMOS饱和型非饱和型TTLI2LECL/CML半导体制造工艺分类 一 双极型IC的基本制造工艺： A 在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离 I2L（饱和型）半导体制造工艺分类 二 MOSIC的基本制造工艺： 根据栅工艺分类 A 铝栅工艺 B 硅 栅工艺 其他分类1 、（根据沟道） PMOS、NMOS、CMOS2 、

5、（根据负载元件）E/R、E/E、E/D 半导体制造工艺分类 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础双极型集成电路和MOS集成电路优缺点双极型集成电路中等速度、驱动能力强、模拟精度高、功耗比较大CMOS集成电路低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。电流驱动能力低半导体制造环境要求 主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。 超净间：洁净等级主要由 微尘颗粒数/m3 0.1um 0.2um 0.3um 0.5um 5.0umI级 35 7.5 3 1 NA

6、10 级 350 75 30 10 NA100级 NA 750 300 100 NA1000级 NA NA NA 1000 7半导体元件制造过程半导体元件制造过程前段（前段（Front End）制程）制程-前工序 晶圆处理制程（晶圆处理制程（Wafer Fabrication；简称简称 Wafer Fab）典型的PN结隔离的掺金TTL电路工艺流程一次氧化衬底制备隐埋层扩散外延淀积热氧化隔离光刻隔离扩散再氧化基区扩散再分布及氧化发射区光刻背面掺金发射区扩散反刻铝接触孔光刻铝淀积隐埋层光刻基区光刻再分布及氧化铝合金淀积钝化层中测压焊块光刻横向晶体管刨面图CBENPPNPP+P+PP纵向晶体管刨面图

7、CBENPCBENPN+p+NPNPNPNPN晶体管刨面图ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+1.衬底选择P型Si 10.cm 111晶向,偏离2O5O晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分 解过程，制成棒状或粒状的多晶硅。一般晶圆制造厂，将多晶硅融解 后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的 8寸 硅晶棒，约需 2天半时间长成。经研磨、抛光、切片后，即成半导体之原料 晶圆片第一次光刻N+埋层扩散孔 1。减小集电极串联电阻 2。减小寄

8、生PNP管的影响SiO2P-SUBN+-BL要求：1。 杂质浓度大2。高温时在Si中的扩散系数小，以减小上推3。 与衬底晶格匹配好，以减小应力涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜-清洗N+扩散(P)外延层淀积1。VPE（Vaporous phase epitaxy) 气相外延生长硅SiCl4+H2Si+HCl2。氧化TepiXjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次光刻P+隔离扩散孔 在衬底上形成孤立的外延层岛,实现元件的隔离.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂胶烘烤-掩膜（曝光）-显影-坚

9、膜蚀刻清洗去膜-清洗P+扩散(B)第三次光刻P型基区扩散孔决定NPN管的基区扩散位置范围SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗基区扩散(B)第四次光刻N+发射区扩散孔 集电极和N型电阻的接触孔,以及外延层的反偏孔。 AlN-Si 欧姆接触：ND1019cm-3，SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗扩散第五次光刻引线接触孔 SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO

10、2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗第六次光刻金属化内连线：反刻铝 SiO2ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗蒸铝CMOS工艺集成电路CMOS集成电路工艺-以P阱硅栅CMOS为例 1。光刻I-阱区光刻，刻出阱区注入孔 N-SiN-SiSiO2CMOS集成电路工艺-以P阱硅栅CMOS为例 2。阱区注入及推进，形成阱区N-SiP-CMOS集成电路工艺-以P阱硅栅CMOS为例 3。去除SiO2，长薄氧，长Si3N4N-SiP-Si3N4CMOS集成电路工艺-以P阱硅栅CMO

11、S为例 4。光II-有源区光刻N-SiP-Si3N4CMOS集成电路工艺-以P阱硅栅CMOS为例 5。光III-N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。光刻胶N-SiP-B+CMOS集成电路工艺-以P阱硅栅CMOS为例 6。光III-N管场区光刻，刻出N管场区注入孔； N管场区注入。N-SiP-CMOS集成电路工艺-以P阱硅栅CMOS为例 7。光-p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。N-SiP-B+CMOS集成电路工艺-以P阱硅栅CMOS为例 8。光-多晶硅光刻，形成多晶硅栅及多晶硅电阻多晶硅N-SiP-CMOS集成电路工艺-以P阱

12、硅栅CMOS为例 9。光I-P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。N-SiP-B+CMOS集成电路工艺-以P阱硅栅CMOS为例 10。光-N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。光刻胶N-SiP-AsCMOS集成电路工艺-以P阱硅栅CMOS为例 11。长PSG（磷硅玻璃）。PSGN-SiP+P-P+N+N+CMOS集成电路工艺-以P阱硅栅CMOS为例 12。光刻-引线孔光刻。PSGN-SiP+P-P+N+N+CMOS集成电路工艺-以P阱硅栅CMOS为例 13。光刻-引线孔光刻（反刻AL）。PSGN-SiP+P-P+N+ N+VDDINOUTPNS

13、DDS集成电路中电阻1ALSiO2R+PP+P-SUBN+R-VCCN+-BLN-epiP+基区扩散电阻集成电路中电阻2SiO2RN+P+P-SUBRN+-BLN-epiP+发射区扩散电阻集成电路中电阻3基区沟道电阻SiO2RN+P+P-SUBRN+-BLN-epiP+P集成电路中电阻4外延层电阻SiO2RP+P-SUBRN-epiP+PN+集成电路中电阻5MOS中多晶硅电阻SiO2Si多晶硅氧化层其它：MOS管电阻集成电路中电容1SiO2A-P+P-SUBB+N+-BLN+EP+NP+-IA-B+Cjs发射区扩散层隔离层隐埋层扩散层PN电容集成电路中电容2MOS电容AlSiO2ALP+P-S

14、UBN-epiP+N+N+微电子制造工艺IC常用术语 圆片：硅片芯片(Chip, Die)：6、8 ：硅（园）片直径：1 25.4mm6150mm; 8200mm; 12300mm; 亚微米1m的设计规范深亚微米 0反型层 沟道源（Source）S漏（Drain）D栅（Gate）G栅氧化层厚度：50埃1000埃（5nm100nm）VT阈值电压电压控制N N沟沟MOSMOS（NMOSNMOS） P型衬底，受主杂质； 栅上加正电压，表面吸引电子，反型，电子通道； 漏加正电压，电子从源区经N沟道到达漏区，器件开通。N衬底p+p+漏源栅栅氧化层场氧化层沟道P P沟沟MOSMOS（PMOSPMOS）GD

15、SVTVGSID+-VDS 0 N型衬底，施主杂质，电子导电； 栅上加负电压，表面吸引空穴，反型，空穴通道； 漏加负电压，空穴从源区经P沟道到达漏区，器件开通。CMOS CMOS：Complementary Symmetry Metal Oxide Semiconductor 互补对称金属氧化物半导体特点：低功耗VSSVDDVoViCMOS倒相器PMOSNMOSI/OI/OVDDVSSCCCMOS传输门N-SiP+P+n+n+P-阱DDVoVGVSSSSVDDCMOS倒相器截面图CMOS倒相器版图pwellactivepolyN+ implantP+ implantomicontactmeta

16、lA NMOS ExamplepwellPwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2光刻胶光刻胶光光MASK PwellNtype SiSiO2光刻胶光刻胶光刻胶光刻胶MASK PwellNtype SiSiO2光刻胶光刻胶光刻胶光刻胶SiO2Ntype SiSiO2SiO2PwellpwellactivePwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2PwellSiO2光刻胶光刻胶MASK activeMASK ActiveSi3N4Nt

17、ype SiSiO2PwellSiO2光刻胶光刻胶光刻胶光刻胶MASK activeMASK ActiveSi3N4Ntype SiSiO2PwellSiO2光刻胶光刻胶光刻胶光刻胶Si3N4Ntype SiSiO2PwellSiO2场氧场氧场氧场氧场氧场氧PwellSi3N4Ntype SiSiO2Pwell场氧场氧场氧场氧场氧场氧PwellNtype SiSiO2PwellSiO2场氧场氧场氧场氧场氧场氧PwellpolyactivepwellpolyPwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2PwellSiO2MASK poly场氧场氧场氧场氧场氧场氧Pwellpoly光刻胶光刻胶Ntype SiSiO2PwellSiO2MASK poly场氧场氧场氧场氧场氧场氧Pwell光刻胶光刻胶polyNtype SiSiO2PwellSiO2场氧场氧场氧场氧场氧场氧PwellpolyNtype SiSiO2PwellSiO2场氧场氧场氧场氧场氧场氧PwellpolyactivepwellpolyN+ implantPwellActivePolyN+ implantP+ implantOmicontactMetalN