第03章8086微处理器ppt课件

1、8086微处置器微处置器教学重点教学重点 8086/8088的编程构造 引脚信号 任务方式 8086/8088的总线操作与时序 8086/8088的I/O组织教学要求教学要求 了解微处置器的内、外部逻辑构造 了解8086/8088的功能构造 了解各个存放器组织方式和I/O组织方式 了解存储器的地址空间与寻址的概念 了解数据的存储格式，了解存储器分段的概念 熟练掌握物理地址的构成方法 掌握信息的分段存储与段存放器之间的关系 了解8086/8088的引脚定义和两种系统组织方式最大方式和最小方式 了解时序的概念 了解8086/8088的典型总线时序及其分析方法第第3章章 8086微处置器微处置器 3

2、.1 8086微处置器的编程构造微处置器的编程构造 3.2 8086的外部构造的外部构造 3.3 8086CPU的根本操作时序的根本操作时序3.1 8086微处置器的编程构造微处置器的编程构造80868086的功能部件的功能部件 80868086的总线周期的概念的总线周期的概念 80868086的功能部件的功能部件 从功能上8086分为两部分,即总线接口部件BIUBus Interface Unit和执行部件EUExecution Unit。 总线接口部件的功能是担任与存储器、I/O端口传送数据。 执行部件的功能就是担任指令的执行。 8086/8088 CPU编程构造图编程构造图AH ALBH

3、 BLCH CLDH DLSPBPDISI通通 用用 寄寄 存存 器器AXBXCXDXALU数据总线数据总线16位位运算存放器运算存放器ALU标志存放器标志存放器EU 控控制电路制电路执行部件执行部件EUCSDSSSESIP内部暂存器内部暂存器1 2 3 4 5 6数据总线数据总线8088:8位位8086:16位位输入输入/输输出出 控制控制电路电路地址总线地址总线20位位指令队列缓冲器指令队列缓冲器80888086Q总线总线8位位指令指针指令指针段段存存放放器器外部外部总线总线总线接口部件总线接口部件BIU地址加法器地址加法器总线接口部件总线接口部件BIU 总线接口部件由以下各部分组成：四个

4、段地址存放器，即 CS16位的代码段存放器， DS16位的数据段存放器， ES16位的扩展段存放器， SS一16位的堆栈段存放器； 16位的指令指针存放器IP； 20位的地址加法器； 6字节的指令队列； 输入输出控制电路。段存放器与存储器分段段存放器与存储器分段实方式下，实方式下，Pentium微处置器的微处置器的1MB内存空间被分成段，每段具有内存空间被分成段，每段具有64KB的延续存储区。的延续存储区。段是可独立寻址的内存单位，每个段的起始地址由一个基址设段是可独立寻址的内存单位，每个段的起始地址由一个基址设定，它是一个段最低的地址。定，它是一个段最低的地址。实方式下最多可以同时有实方式下

5、最多可以同时有6个段处于活动形状：一个代码段、一个个段处于活动形状：一个代码段、一个堆栈段、堆栈段、4个数据段。内存中哪些段处于活动形状由个数据段。内存中哪些段处于活动形状由6个段存放器个段存放器确定，每个段存放器保管确定，每个段存放器保管16位基址。位基址。CS代码段代码段(Code Segment)DS数据段数据段(Data Segment)SS堆栈段堆栈段(Stack Segment)ES附加段附加段(Extra Segment)FS 数据段数据段FGS 数据段数据段G指令指针存放器指令指针存放器用来确定代码段中当前将要被执行的指令的偏移地址相对用来确定代码段中当前将要被执行的指令的偏移

6、地址相对于代码段基址于代码段基址IP由控制程序分支的指令、中断以及异常等隐含控制，用户由控制程序分支的指令、中断以及异常等隐含控制，用户程序不能直接控制程序不能直接控制 IP。IP(Instruction Pointer)执行部件执行部件EU 执行部件由以下几个部分组成：四个通用存放器，即AX、BX、CX、DX；四个公用存放器，即基数指针存放器BP，堆栈指针存放器SP，源变址存放器SI，目的变址存放器DI；标志存放器PSW；算术逻辑单元ALU。通用存放器通用存放器包括包括4个通用数据存放器，个通用数据存放器，2个变址存放器和个变址存放器和2个指针存放器个指针存放器通用数据存放器通用数据存放器累

7、加存放器累加存放器 (Accumulator基址存放器基址存放器Base 计数存放器计数存放器Counter数据存放器数据存放器Data可以存放可以存放32位双字数据、低位双字数据、低16位可以存放字数据、低位可以存放字数据、低16位的两个位的两个8位可以存放字节数据位可以存放字节数据在进展算术运算和逻辑运算时，通用数据存放器任何一个都可以在进展算术运算和逻辑运算时，通用数据存放器任何一个都可以作为源操作数或目的操作数。作为源操作数或目的操作数。用来暂存计算过程中所用到的操作数，结果或其它信息。用来暂存计算过程中所用到的操作数，结果或其它信息。为与为与8086微处置器兼容，通用存放器的低微处置

8、器兼容，通用存放器的低16位部分与位部分与8086有一样的称号有一样的称号累加器累加器是算术运算的主要存放器，是算术运算的主要存放器，例如：例如：ADD AX, BX一切一切I/O指令都运用这一存放器与外部设备交换数据。指令都运用这一存放器与外部设备交换数据。例如：例如：IN AL, 20HOUT 30H , AX通用数据存放器通用数据存放器基址存放器基址存放器在计算内存储器地址时，经常用来存放基址。在计算内存储器地址时，经常用来存放基址。 例如：例如：MOV AX, BX+03H由于实方式下存放地址值的长度只能是由于实方式下存放地址值的长度只能是16位，因此当位，因此当BX作为基址作为基址指

9、针运用时，只能运用指针运用时，只能运用BX通用数据存放器通用数据存放器通用数据存放器通用数据存放器计数存放器计数存放器 在循环在循环LOOP指令和串处置指令中用作隐含计数器。指令和串处置指令中用作隐含计数器。例如：例如：MOV CX , 200HAGAIN:LOOP AGAIN ；CX)-1(CX),结果结果0转转AGAIN通用数据存放器通用数据存放器数据存放器数据存放器普通在双字长乘除法运算时，把普通在双字长乘除法运算时，把DX和和AX组合在一同存放一组合在一同存放一个双字长个双字长(32位位)数，数，DX用来存放高用来存放高16位位;例如：例如：MUL BX ; (AX)(BX)(DX)(

10、AX)对某些对某些I/O操作操作DX可用来存放可用来存放I/O的端口地址端口地址的端口地址端口地址 256。例如：例如：IN AL , DX指针与变址存放器指针与变址存放器015163178SPBPSIDIESPEBPESIEDI用于存放偏移量地址。用于存放偏移量地址。实方式下存放地址值的长度只能是实方式下存放地址值的长度只能是16位，因此指针与变址存放器位，因此指针与变址存放器只能运用只能运用SP、BP、SI、DI32位存放器位存放器ESP、EBP、ESI、EDI可以作为通用数据存放器运可以作为通用数据存放器运用用偏移量地址表示某一存储单元相对于段存放器所指定的基址偏移量地址表示某一存储单元

11、相对于段存放器所指定的基址的位移量。的位移量。SP堆栈指针堆栈指针(stack pointer)用来指示栈顶的偏移地址用来指示栈顶的偏移地址BP基址指针基址指针(base pointer)存放堆栈段中一个数据区基地址的偏移地址存放堆栈段中一个数据区基地址的偏移地址SP和和BP为指针存放器，用为指针存放器，用于访问堆栈段中的数据于访问堆栈段中的数据015163178SPBPSIDIESPEBPESIEDI指针与变址存放器指针与变址存放器SI和和DI为变址存放器，用于访问数据段和附加段中的数据为变址存放器，用于访问数据段和附加段中的数据SI源变址源变址Source Index存放源操作数的偏移地址

12、存放源操作数的偏移地址DI目的变址目的变址Destination Index存放目的操作数的偏移地址存放目的操作数的偏移地址指针与变址存放器指针与变址存放器常用来确定数据段中某一存储单元的地址常用来确定数据段中某一存储单元的地址 例如：例如：MOV AX, SI指针与变址存放器指针与变址存放器例：例：MOV SI , 2000HMOV DI , 3000HMOV CX, 100HCLD.MOVSB.3000H:2000H3000H:2000H3000H:2100H3000H:2100H5000H:3000H5000H:3000H5000H:3100H5000H:3100HDS:2000HDS:

13、20FFHDS:2000HDS:20FFHES:3000HES:30FFHES:3000HES:30FFH(DS)(DS)(SI)(SI)(ES)(ES)(DI)(DI)存储器存储器在串处置指令中，在串处置指令中，SI、DI作为隐含的源变址作为隐含的源变址和目的变址存放器分和目的变址存放器分别到达在数据段和附别到达在数据段和附加段中寻址的目的。加段中寻址的目的。SI , DI具有自动增量和自动减量功能具有自动增量和自动减量功能标志存放器标志存放器实方式下标志存放器有实方式下标志存放器有9个标志位：个标志位：6个形状标志位，个形状标志位，3个控制标志位个控制标志位形状标志位反映算术或逻辑运算后结

14、果的形状，由处置器根据计算结果自形状标志位反映算术或逻辑运算后结果的形状，由处置器根据计算结果自动设置动设置CF进位标志进位标志(Carry Flag)运算结果最高位产生进位或借位，置运算结果最高位产生进位或借位，置CF=1PF奇偶标志奇偶标志(Parity Flag)结果低结果低8位中位中1的个数为偶数，置的个数为偶数，置PF=1AF辅助进位标志辅助进位标志(Auxiliary Carry Flag)低低4位产生进位置位产生进位置AF=1，用于十进制数运算调整，用于十进制数运算调整FLAGS015OFDFIFTFSFZFAFPFCFFZF 零标志零标志(Zero Flag)F运算结果为运算结

15、果为0，置，置ZF=1FSF 符号标志符号标志(Sign Flag)F与运算结果的最高位与运算结果的最高位(符号位符号位)一样一样FOF溢出标志溢出标志(Overflow Flag) F补码运算结果超越了机器表示的范围，置补码运算结果超越了机器表示的范围，置OF=1F可以用来判别有符号整数补码运算结果的正确性可以用来判别有符号整数补码运算结果的正确性FLAGS标志存放器标志存放器015OFDFIFTFSFZFAFPFCF例如例如: :MOV ALMOV AL，4FH 0100 11114FH 0100 1111 ADD ALADD AL，31H +0011 0001 31H +0011 000

16、1 1000 0000 1000 0000那么对标志影响为：那么对标志影响为：CF=0D7CF=0D7未产生进位；未产生进位；PF=01PF=01的个数为奇数；的个数为奇数；AF=1D3AF=1D3有进位；有进位；ZF=0ZF=0结果非零；结果非零；SF=1SF=1最高位为最高位为1 1；OF=1OF=1结果为结果为128128标志存放器标志存放器FLAGS015OFDFIFTFSFZFAFPFCF控制标志用于控制控制标志用于控制CPU的操作，由程序设置或去除：的操作，由程序设置或去除：DF方向标志方向标志(Direction Flag)控制数据串操作指令的步进方向控制数据串操作指令的步进方向

17、 STD指令将指令将DF置置1，使串操作过程中地址自动递减，使串操作过程中地址自动递减 CLD指令将指令将DF清清0，使串操作过程中地址自动递增，使串操作过程中地址自动递增IF中断允许标志中断允许标志(Interupt Flag)控制可屏蔽中断控制可屏蔽中断 STI指令将指令将IF置置1，允许，允许CPU接受可屏蔽中断恳求接受可屏蔽中断恳求 CLI指令将指令将IF清清0，制止，制止CPU接受可屏蔽中断恳求接受可屏蔽中断恳求TF圈套标志圈套标志(Trap Flag)为调试程序而设为调试程序而设 将将TF置置1，CPU处于单步任务方式处于单步任务方式 将将TF清清0， CPU正常执行程序正常执行程

18、序FLAGS015OFDFIFTFSFZFAFPFCF标志存放器标志存放器BIU和和EU的动作管理和协调任务的动作管理和协调任务 BIU和EU作为CPU的两大部件，虽然不是同步任务的，但是它们相互配合，并行任务，提高了效率。 详细表现为： 每当每当8086的的BIU的的6指令队列中有指令队列中有2个字节为空的个字节为空的时候，时候，BIU会自动从内存中取出下面的指令的字会自动从内存中取出下面的指令的字节放到指令队列中。节放到指令队列中。EU在执行指令的时候总是从在执行指令的时候总是从BIU的指令队列的前部的指令队列的前部取出将要执行的指令，然后用几个时钟周期去执取出将要执行的指令，然后用几个时

19、钟周期去执行。行。 在执行指令的过程中，假设指令需求访问内存或在执行指令的过程中，假设指令需求访问内存或者端口，那么者端口，那么EU恳求恳求BIU进入总线周期，从而完进入总线周期，从而完成访问。假设恳求时，成访问。假设恳求时，BIU正好空闲，那么正好空闲，那么BIU会会马上呼应恳求；假设此时马上呼应恳求；假设此时BIU正忙着取指令，那正忙着取指令，那么访问内存和端口的恳求必需求么访问内存和端口的恳求必需求BIU完成指令的完成指令的读取后方可被呼应。读取后方可被呼应。 当指令队列已满，并且当指令队列已满，并且EU没有对没有对BIU的内存和端的内存和端口访问恳求时，口访问恳求时，BIU进入空闲形状

20、，这其实是进入空闲形状，这其实是BIU对对EU的等待。的等待。 在执行各种控制转移指令时，下面要执行的指令在执行各种控制转移指令时，下面要执行的指令不是程序中紧接着的指令了，但是指令队列中曾不是程序中紧接着的指令了，但是指令队列中曾经将那些指令装入了指令队列，而这些指令是没经将那些指令装入了指令队列，而这些指令是没有用的。此时，有用的。此时，BIU会将指令队列清空，接着往会将指令队列清空，接着往指令队列中装入转向目的地址处的指令。指令队列中装入转向目的地址处的指令。内存地址空间和数据组织内存地址空间和数据组织实方式下实方式下Pentium微处置器只需微处置器只需20条条地址线有效，因此实方式下

21、内存空间地址线有效，因此实方式下内存空间为为220=1MB，物理地址由，物理地址由00000-FFFFF(H)编码编码存储单元地址按照字节编址存储单元地址按照字节编址.1100 1111B1100 1111B.物理地址物理地址内存内存00000H00000H00001H00001H00002H00002H0ABCDH0ABCDH0FFFFFH0FFFFFH内存地址空间和数据组织内存地址空间和数据组织假设存放的信息是字节，那么按顺序存放假设存放的信息是字节，那么按顺序存放假设存放的信息是字，那么将字的低位字节存放在低地址假设存放的信息是字，那么将字的低位字节存放在低地址，高位字节存放在高地址，高

22、位字节存放在高地址假设存放的信息是双字，那么将双字的低位字存放在低地假设存放的信息是双字，那么将双字的低位字存放在低地址，高位字存放在高地址址，高位字存放在高地址低字节低地址，高字节高地址低字节低地址，高字节高地址例例. 双字双字A00055FF如何存储在地址为如何存储在地址为02102的存储单元中的存储单元中例例. 字字23AB如何存储在地址为如何存储在地址为02102的存储单元中的存储单元中对准双字：对应地址是对准双字：对应地址是4的倍数的倍数对准字：对应地址是对准字：对应地址是2的倍数的倍数内存地址空间和数据组织内存地址空间和数据组织存放数据的起始地址可以恣意，但是字数据存放在偶数地存放

23、数据的起始地址可以恣意，但是字数据存放在偶数地址单元，双字数据存放在能被址单元，双字数据存放在能被4整除的地址单元，可以改善整除的地址单元，可以改善程序性能。程序性能。处置器对内存的访问只需一个总线周期处置器对内存的访问只需一个总线周期内存地址空间和数据组织内存地址空间和数据组织例如：例如： MOV AX, 1000HMOV DS, AXMOV AX, 0010HCPUCPU高位字节高位字节低地址低地址高地址高地址10011H10011H10010H10010H内存内存AX低位字节低位字节数据总线内存地址空间和数据组织内存地址空间和数据组织例如：MOV AX, 1000HMOV DS, AXM

24、OV AX, 0011HCPUCPU高位字节高位字节低地址低地址高地址高地址10012H10012H10011H10011H内存内存AX低位字节低位字节数据总线空闲CPUCPU高位字节高位字节低地址低地址高地址高地址10012H10012H10011H10011HAX低位字节低位字节数据总线空闲实方式下，实方式下，1MB内存空间分通用和公用两个区域内存空间分通用和公用两个区域00000-003FF 公用，存放中断向量表公用，存放中断向量表00400-FFFFF通用通用中断向量表表内指针用来指出相应的中断效力程序中断向量表表内指针用来指出相应的中断效力程序的起始点，表内每个指针占的起始点，表内每

25、个指针占2个字，占据较高地址的个字，占据较高地址的是段基址，占据较低地址的是偏移量是段基址，占据较低地址的是偏移量？中断向量表可以包含？中断向量表可以包含 个中断指针个中断指针内存地址空间和数据组织内存地址空间和数据组织逻辑地址和物理地址逻辑地址和物理地址实方式下逻辑地址由段基址和偏移量两部分组成。实方式下逻辑地址由段基址和偏移量两部分组成。编写程序时只能运用逻辑地址。编写程序时只能运用逻辑地址。段基址是段存放器给出的段起始地址；偏移量为存储单元在段段基址是段存放器给出的段起始地址；偏移量为存储单元在段内相对于段起始地址的偏移间隔，也称为偏移地址内相对于段起始地址的偏移间隔，也称为偏移地址段基

26、址和偏移量都为段基址和偏移量都为16位位逻辑地址的表示方式逻辑地址的表示方式段基址段基址:偏移量偏移量段基址来自段存放器。偏移量通常来自指令指针存放器、基址段基址来自段存放器。偏移量通常来自指令指针存放器、基址存放器、指针存放器和变址存放器，也可以由其中几个存放器存放器、指针存放器和变址存放器，也可以由其中几个存放器的内容组合而成。的内容组合而成。逻辑地址和物理地址逻辑地址和物理地址访问存储器的操作数类型不同，运用的段存放器和段内偏移量的来源也不访问存储器的操作数类型不同，运用的段存放器和段内偏移量的来源也不同。同。实方式下，缺省的段存放器和偏移地址的结合方式：实方式下，缺省的段存放器和偏移地

27、址的结合方式：CSIP指令指令SSSP堆栈操作堆栈操作SSBP存取堆栈内的数据存取堆栈内的数据DSBX、SI、DI或指令中或指令中存取数据段的的局存取数据段的的局给出的给出的8/16位地址位地址部数据部数据ESDI串操作的目的操作数串操作的目的操作数段存放器段存放器 偏移地址偏移地址 操作类型操作类型物理地址是物理地址是CPU与存储器进展数据与存储器进展数据交换时实践寻址所运用的地址。实交换时实践寻址所运用的地址。实方式下物理地址为方式下物理地址为20位。位。每个内存单元的物理地址都是独一每个内存单元的物理地址都是独一的，同一个物理地址可以由不同的的，同一个物理地址可以由不同的逻辑地址来构成。

28、逻辑地址来构成。逻辑地址和物理地址逻辑地址和物理地址例例. 假设段存放器内容为假设段存放器内容为002A,偏移量为偏移量为0023，求构成的物理，求构成的物理地址地址程序员在编制程序时要把存储器划分成段，实方式下段内地址程序员在编制程序时要把存储器划分成段，实方式下段内地址16位，所位，所以每个段的大小最大可达以每个段的大小最大可达64KB。实践编程时，可以根据需求来确定段大。实践编程时，可以根据需求来确定段大小，可以是小，可以是64K范围内的恣意字节数。范围内的恣意字节数。段不能起始于恣意地址，而必需从分段段不能起始于恣意地址，而必需从分段paragraph的首地址开场。的首地址开场。分段：

29、从分段：从0地址开场每地址开场每16字节为一个分段。字节为一个分段。0000H，0001H，0002H，000EH，000FH 第第0分段分段 0010H，0011H，0012H，001EH，001FH 0020H，0021H，0022H，002EH，002FH FFF0H, FFF1H, FFF2H, , FFFEH, FFFFH 第第64K-1个分段个分段其中第一列就是每个分段的首地址。其中第一列就是每个分段的首地址。逻辑地址和物理地址逻辑地址和物理地址逻辑地址和物理地址逻辑地址和物理地址JMP F000:0100 MOV AX, D000MOV DS, AXMOV AX, A320MOV

30、 SS, AXMOV AX, 7200MOV ES, AXMOV AX, 3000MOV FS, AXMOV AX, 1000MOV GS, AXCSDSSSESFSGSF000D000A32072003000100064K代码段64K数据段64K堆栈段64K数据段E64K数据段F64K数据段GFFFFFF0000D0000A320072000300001000000000F000:0100逻辑地址和物理地址逻辑地址和物理地址MOV AX, FFFFMOV DS, AXMOV AL, 0010物理地址：FFFF0 0010 100000+MOV AX, FFFFMOV DS, AXMOV AL

31、, FFFF物理地址：FFFF0 FFFF 10FFEF+物理地址物理地址1000010FFEF超出了实方式超出了实方式1MB寻址空间范围寻址空间范围逻辑地址和物理地址逻辑地址和物理地址经过开放地址线经过开放地址线A20，使，使Pentium微处置器访问微处置器访问1BM以上的以上的65520字节的内存空间字节的内存空间HMA(High Memory Area，高端内存，高端内存区区)Pentium微处置器有一个输入引脚微处置器有一个输入引脚A20M#，用于确定能否开放，用于确定能否开放A20地址线，地址线，PC兼容机普统统过兼容机普统统过92H端口的第端口的第1位控制控制位控制控制A20M#

32、。IN AL, 92HOR AL, 00000010BOUT 92H, AL开放开放A20地址线地址线IN AL, 92HAND AL, 11111101BOUT 92H, AL屏蔽屏蔽A20地址线地址线逻辑地址和物理地址逻辑地址和物理地址当当Pentium微处置器的微处置器的A20M#引脚为低电平常，将在引脚为低电平常，将在1MB处发处发生地址环绕生地址环绕8086微处置器对于微处置器对于1MB以上的物理内存只能进展地址环绕操作以上的物理内存只能进展地址环绕操作堆栈操作堆栈操作堆栈是按照堆栈是按照“先进后出原那么组织的存储区域，实方式下堆栈的先进后出原那么组织的存储区域，实方式下堆栈的大小最

33、大为大小最大为64KB堆栈由堆栈段存放器堆栈由堆栈段存放器SS和堆栈指针存放器和堆栈指针存放器SP来寻址，来寻址，SS给出堆栈段给出堆栈段的段基址，的段基址，SP指向当前栈顶指向当前栈顶段基址到栈顶的偏移量段基址到栈顶的偏移量栈底为堆栈空间的高地址单元，栈顶为低地址单元。栈底为堆栈空间的高地址单元，栈顶为低地址单元。实方式下，堆栈操作以字为单位。实方式下，堆栈操作以字为单位。数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元，低数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元，低位字节存入低地址单元位字节存入低地址单元数据出栈，栈顶向高地址方向浮动，低位字节弹到目的操作数的低数据出栈

34、，栈顶向高地址方向浮动，低位字节弹到目的操作数的低位，高位字节弹到目的操作数的高低位位，高位字节弹到目的操作数的高低位堆栈操作堆栈操作Pentium微处置器的微处置器的I/O地址空间与内存地址空间地址空间与内存地址空间是相互独立的，是相互独立的，I/O地址空间安排地址空间安排I/O端口。端口。I/O地址空间的地址范围地址空间的地址范围0000FFFF共共64KB，I/O地址仅为地址仅为16位位习题习题1.实方式下实方式下Pentium微处置器的堆栈操作是怎样进展微处置器的堆栈操作是怎样进展的，试举例阐明的，试举例阐明2.字字ABCD(H)存放在地址为存放在地址为0A002 (H)的存储单元中的

35、存储单元中，如何存放，是对准字还是非对准字？，如何存放，是对准字还是非对准字？3.双字双字F0237614(H)存放在地址为存放在地址为0A002 (H)的存储单的存储单元中，如何存放，是对准双字还是非对双准字？元中，如何存放，是对准双字还是非对双准字？4.在实方式下，物理地址是如何构成的？计算以下逻在实方式下，物理地址是如何构成的？计算以下逻辑地址对应的物理地址：辑地址对应的物理地址：1000:12340100:ABCDF000:FFF00020:AA00 8086的总线周期的概念的总线周期的概念 8086 CPU经过总线对存储器或经过总线对存储器或I/O端口进展一次端口进展一次访问所需求的

36、时间称为一个总线周期，为了获得访问所需求的时间称为一个总线周期，为了获得指令或传送数据，就需求指令或传送数据，就需求CPU的总线接口部件执的总线接口部件执行一个总线周期。行一个总线周期。 一个典型的总线周期序列为：一个典型的总线周期序列为： 3.2 8086的外部构造的外部构造 最小方式和最大方式的概念 8086的引脚信号和功能 8086的最小方式 8086的最大方式 最小方式和最大方式的概念最小方式和最大方式的概念 最小方式，就是在系统中只需最小方式，就是在系统中只需8086一个微处置器。一个微处置器。在这种系统中，一切的总线控制信号都直接由在这种系统中，一切的总线控制信号都直接由8086产

37、生，因此，系统中的总统控制电路被减到产生，因此，系统中的总统控制电路被减到最少。这些特征就是最小方式称号的由来。最少。这些特征就是最小方式称号的由来。 最大方式是相对最小方式而言的。最大方式用在最大方式是相对最小方式而言的。最大方式用在中等规模的或者大型的中等规模的或者大型的8086系统中。在最大方式系统中。在最大方式系统中，总是包含有两个或多个微处置器，其中系统中，总是包含有两个或多个微处置器，其中一个主处置器就是一个主处置器就是8086，其他的处置器称为协处，其他的处置器称为协处置器，它们是协助主处置器任务的。置器，它们是协助主处置器任务的。8086CPU的两种任务方式的两种任务方式 80

38、86可任务于两种方式：可任务于两种方式： 最小方式和最大方式最小方式和最大方式 最小方式为单处置机方式，控制信号较最小方式为单处置机方式，控制信号较少，普通可不用接总线控制器。少，普通可不用接总线控制器。 最大方式为多处置机方式，控制信号较最大方式为多处置机方式，控制信号较多，须经过总线控制器与总线相连。多，须经过总线控制器与总线相连。8086和和8088引脚对比图引脚对比图地地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地地Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXR

39、DHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8088地地A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地地二、二、8086最小方式

40、下的主要引脚最小方式下的主要引脚n 数据和地址引脚n 读写控制引脚n 中断恳求和呼应引脚n 总线恳求和呼应引脚n 其它引脚8086的引脚特性的引脚特性VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS1)INTA(QS0)TESTREADYRESETGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND12345678910111213141516171819

41、204039383736353433323130292827262524232221 8086 8086有有4040个引脚，个引脚，其中第其中第33 33 最小最小/ /最最大方式脚很关键，大方式脚很关键，它是一条输入线，可它是一条输入线，可以加高电平，也可以以加高电平，也可以加低电平，由该线所加低电平，由该线所加电平的高或低电平加电平的高或低电平决议决议24-3124-31引脚的功引脚的功能能24-3124-31引脚的功引脚的功能取决于能取决于80868086任务在任务在最小方式还是最大方最小方式还是最大方式其他引脚不受第式其他引脚不受第3333引脚的影响，我们引脚的影响，我们把这部分引脚称

42、为普把这部分引脚称为普通引脚。通引脚。最小方式最小方式1-40引脚的功能定义引脚的功能定义 MN/MX VCC、GND CLK AD15-AD0 A19A16S6S3 BHE/S7 ALE RD，WR MIO DEN RESET READY TEST NMI INTR INTA HOLD HLDA1. MN/MX引脚引脚 MN/MX 任务方式控制 =0接地：任务于最大方式； =1接Vcc：任务于最小方式。2.AD15AD0(地址地址/数据复用引脚数据复用引脚)nAD15-AD0地址地址/数据：分时复用的存数据：分时复用的存储器或端口的地址储器或端口的地址/数据总线。数据总线。n传送地址时为单向

43、的三态输出，传送数据时传送地址时为单向的三态输出，传送数据时可双向三态输入可双向三态输入/输出。输出。n在总线周期的在总线周期的T1形状，输出要访问的存储器形状，输出要访问的存储器或或I/O端口的地址；端口的地址；T2形状浮置成高阻形状，形状浮置成高阻形状，为传输数据做预备；为传输数据做预备； 在在T3形状，用于传输数形状，用于传输数据；据；T4形状，终了总线周期。形状，终了总线周期。n当当CPU呼应中断，呼应中断，DMA方式时，这些线处于方式时，这些线处于浮空形状高阻态。浮空形状高阻态。 直接存储器存取直接存储器存取(DMA)方式，使数据的传送方式，使数据的传送不经过不经过CPU，由，由DM

44、A控制器来实现内存与外控制器来实现内存与外设，或外设与外设之间的直接快速传送。设，或外设与外设之间的直接快速传送。2.AD15AD0(地址地址/数据复用引脚数据复用引脚)nA19-A16是地址的高是地址的高4位，在位，在T1输出地址输出地址nS6-S3是是CPU的形状信号，在的形状信号，在T2-T4时输出时输出CPU形状形状n当访问存储器时，当访问存储器时，T1输出的输出的A19-A16与与AD15-AD0组成组成20位地址信号位地址信号n而访问而访问I/O端口时端口时 A19-A16=0000，AD15-AD0为为16位地址信号位地址信号3.A16/S3A19 /S6地址地址/形状复用形状复

45、用引脚引脚n形状信号的形状信号的S6=0，表示当前，表示当前8086与总线相连与总线相连nS5标志中断允许标志中断允许IF的形状的形状nS4和和S3组合指示当前运用的段存放器组合指示当前运用的段存放器00，01，10，11分别指分别指ES，SS，CS，DSn在进展在进展DMA方式时，方式时， A19-A16/S6-S3浮空浮空3.A16/S3A19 /S6地址地址/形状复用形状复用引脚引脚S6=0表示表示CPU正与总线相连；正与总线相连；S5=1表示允答应屏蔽中断；表示允答应屏蔽中断；S5=0制止。制止。S3,S4组合表示段存放器的运用。组合表示段存放器的运用。S4 S3段存放器运用情况段存放

46、器运用情况0 0 0 1 1 0 1 1 当前正在运用当前正在运用ES当前正在运用当前正在运用SS当前正在运用当前正在运用CS，或未用任何段存放器，或未用任何段存放器当前正在运用当前正在运用DS3.A16/S3A19 /S6地址地址/形状复用形状复用引脚引脚4.BHE/S7高高8位数据允许位数据允许/形状复用引脚形状复用引脚n 三态，输出三态，输出n BHE 在在T1时输出，表示总线高时输出，表示总线高8位位AD15AD8上的数据有效上的数据有效n S7在在T2T4时输出，未赋予定义，作备用形时输出，未赋予定义，作备用形状信号线状信号线n 8086有有16条数据线，可用低条数据线，可用低8位传

47、送一个字节，位传送一个字节，也可用高也可用高8位传送一个字节，还可用高位传送一个字节，还可用高8位和低位和低8位位一同传送一个字一同传送一个字16位。位。BHE和和A0就是用来区分就是用来区分这几类传输的。这几类传输的。 BHE 和和A0组合起来表示当前数据在总线上的格组合起来表示当前数据在总线上的格式，如下表式，如下表4.BHE/S7高高8位数据允许位数据允许/形状复用引脚形状复用引脚4.BHE/S7高高8位数据允许位数据允许/形状复用引脚形状复用引脚4.BHE/S7高高8位数据允许位数据允许/形状复用引脚形状复用引脚存储器分为奇、偶体的缘由：存储器分为奇、偶体的缘由： 8086有有16条数

48、据线，但常用的存储器为条数据线，但常用的存储器为8位数据线，为了实现位数据线，为了实现8086既可存取既可存取8位数据，位数据，又可存取又可存取16数据，数据，8086经过经过BHE和和A0线的逻线的逻辑组合将存储器分为两部分：奇地址存储器和偶辑组合将存储器分为两部分：奇地址存储器和偶地址存储器。地址存储器。8086的存储体构造的存储体构造 8086的存储体构造的存储体构造 BHE和和A0的意义的意义高位(奇地址)库512 K8D15D8A19A1SELBHE低位(偶地址)库512 K8D7D0A19A1SELD15D8D7D0A0A19A18086系统的存储器高低位衔接逻辑构造系统的存储器高

49、低位衔接逻辑构造ALE(Address Latch Enable) ：读写控制引脚：读写控制引脚地址锁存允许，输出、三态、高电平有效地址锁存允许，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：引脚高有效时，表示复用引脚：AD7AD0和和A19/S6A16/S3正在传送地址信息正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用暂，所以系统可以利用ALE引脚将地址锁存起引脚将地址锁存起来来.5.地址锁存允许信号地址锁存允许信号ALE引脚引脚 M/IO (IO/Memory) ：读写控制引脚：读写控制引脚I/O或存储器访

50、问，输出、三态或存储器访问，输出、三态该引脚输出低电平常，表示该引脚输出低电平常，表示CPU将访问将访问I/O端口，端口，这时地址总线这时地址总线A15A0提供提供16位位I/O口地址口地址该引脚输出高电平常，表示该引脚输出高电平常，表示CPU将访问存储器，将访问存储器，这时地址总线这时地址总线A19A0提供提供20位存储器地址位存储器地址 当当DMA时，此线浮空时，此线浮空 6. 存储器存储器/ IO控制信号引脚控制信号引脚WRWrite： 写信号输出写控制，输出、三态、低电平有效有效时，表示CPU正在写出数据给存储器或I/O端口，当DMA时，此线浮空。RDRead：读信号输出读控制，输出、

51、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据，当DMA时，此线浮空。 7.读写控制引脚读写控制引脚 M/IO、WR和RD是最根本的控制信号 组合后，控制4种根本的总线周期总线周期M/IOWRRD存储器读高高低存储器写高低高I/O读低高低I/O写低低高7.读写控制引脚读写控制引脚READY ：读写控制引脚：读写控制引脚存储器或存储器或I/O口就绪，输入、高电平有效口就绪，输入、高电平有效在总线操作周期中，在总线操作周期中，8088 CPU会在第会在第3个时钟周期个时钟周期的前沿测试该引脚的前沿测试该引脚假设测到高有效，假设测到高有效，CPU直接进入第直接进入第4个时钟周期个

52、时钟周期假设测到无效，假设测到无效，CPU将插入等待周期将插入等待周期TwCPU在等待周期中依然要监测在等待周期中依然要监测READY信号，有效那信号，有效那么进入第么进入第4个时钟周期，否那么继续插入等待周期个时钟周期，否那么继续插入等待周期Tw8. READY预备好信号输入引脚预备好信号输入引脚总线周期总线周期T2T1T3T4时钟周期时钟周期总线周期总线周期T2T1T3TwaitT4规范总规范总线周期线周期添加了等待添加了等待形状的总线形状的总线周期周期假设在假设在T2周期下降沿检测到周期下降沿检测到READY=0，将插入等待，将插入等待周期，插入的个数取决于周期，插入的个数取决于READ

53、Y何时变为何时变为1。采样采样8. READY预备好信号输入引脚预备好信号输入引脚检测存储器或外设能否预备好数据传输检测存储器或外设能否预备好数据传输 T1 T2 T3 Tw T4CLKREADY8. READY预备好信号输入引脚预备好信号输入引脚DENData Enable ：读写控制引脚：读写控制引脚数据允许，输出、三态、低电平有效数据允许，输出、三态、低电平有效有效时，表示当前数据总线上正在传送数有效时，表示当前数据总线上正在传送数据，可利用它来控制对数据总线的驱动据，可利用它来控制对数据总线的驱动 ，为数据总线收发器提供一个控制信号。为数据总线收发器提供一个控制信号。9. DEN数据允

54、许信号引脚数据允许信号引脚DT/R(Data Transmit/Receive) 读写控制引脚读写控制引脚数据发送数据发送/接纳，输出、三态接纳，输出、三态该信号阐明当前总线上数据的流向该信号阐明当前总线上数据的流向高电平常数据自高电平常数据自CPU输出发送输出发送低电平常数据输入低电平常数据输入CPU接纳接纳 10. DT/R数据收发信号输出引脚数据收发信号输出引脚11.INTR可屏蔽中断恳求信号引脚可屏蔽中断恳求信号引脚INTR(Interrupt Request):中断恳求和呼应引脚中断恳求和呼应引脚可屏蔽中断恳求，输入、高电平有效可屏蔽中断恳求，输入、高电平有效有效时，表示恳求设备向有

55、效时，表示恳求设备向CPU恳求可屏蔽中断恳求可屏蔽中断该恳求的优先级别较低，并可经过关中断指令该恳求的优先级别较低，并可经过关中断指令CLI去除标志存放器中的去除标志存放器中的IF标志、从而对中断恳求进标志、从而对中断恳求进展屏蔽展屏蔽INTA(Interrupt Acknowledge):中断恳求和呼应引脚中断恳求和呼应引脚可屏蔽中断呼应，输出、低电平有效可屏蔽中断呼应，输出、低电平有效有效时，表示来自有效时，表示来自INTR引脚的中断恳求已被引脚的中断恳求已被CPU呼应，呼应，CPU进入中断呼应周期。进入中断呼应周期。中断呼应周期是延续的两个，每个都发出有效呼应信号，中断呼应周期是延续的两

56、个，每个都发出有效呼应信号，以便通知外设他们的中断恳求已被呼应、并令有关设以便通知外设他们的中断恳求已被呼应、并令有关设备将中断向量号送到数据总线备将中断向量号送到数据总线 12. INTA中断呼应信号输出引脚中断呼应信号输出引脚NMI(Non-Maskable Interrupt)中断恳求和呼应引脚中断恳求和呼应引脚不可屏蔽中断恳求，输入、上升沿有效不可屏蔽中断恳求，输入、上升沿有效有效时，表示外界向有效时，表示外界向CPU恳求不可屏蔽中断恳求不可屏蔽中断该恳求的优先级别高于该恳求的优先级别高于INTR，并且不能在，并且不能在CPU内被屏内被屏蔽蔽当系统发生紧急情况时，可经过他向当系统发生紧

57、急情况时，可经过他向CPU恳求不可屏蔽恳求不可屏蔽中断效力中断效力主机与外设进展数据交换通常采用可屏蔽中断主机与外设进展数据交换通常采用可屏蔽中断不可屏蔽中断通常用于处置掉电等系统缺点不可屏蔽中断通常用于处置掉电等系统缺点13.NMI非屏蔽中断输入引脚非屏蔽中断输入引脚HOLD：总线恳求和呼应引脚：总线恳求和呼应引脚总线坚持即总线恳求，输入、高电平有效总线坚持即总线恳求，输入、高电平有效有效时，表示总线恳求设备向有效时，表示总线恳求设备向CPU恳求占有总线恳求占有总线该信号从有效回到无效时，表示总线恳求设备对总该信号从有效回到无效时，表示总线恳求设备对总线的运用曾经终了，通知线的运用曾经终了，

58、通知CPU收回对总线的控制收回对总线的控制权权 DMA控制器等主控设备经过控制器等主控设备经过HOLD恳求恳求占用系统总线通常由占用系统总线通常由CPU控制控制14.HOLD总线坚持恳求输入引脚总线坚持恳求输入引脚HLDA(HOLD Acknowledge)中断恳求和呼应引脚中断恳求和呼应引脚总线坚持呼应即总线呼应，输出、高电平有效总线坚持呼应即总线呼应，输出、高电平有效有效时，表示有效时，表示CPU已呼应总线恳求并已将总线释放已呼应总线恳求并已将总线释放此时此时CPU的地址总线、数据总线及具有三态输出才干的地址总线、数据总线及具有三态输出才干的控制总线将全面呈现高阻，使总线恳求设备可以的控制

59、总线将全面呈现高阻，使总线恳求设备可以顺利接纳总线顺利接纳总线待到总线恳求信号待到总线恳求信号HOLD无效，总线呼应信号无效，总线呼应信号HLDA也转为无效，也转为无效，CPU重新获得总线控制权重新获得总线控制权 15.HLDA总线坚持呼应输出引脚总线坚持呼应输出引脚 T1 T2 T3 T4CLKHOLD HODAAD15AD0 , A19/S6A16/S3CPU放弃放弃总线控制权总线控制权三态三态WR,RD,如如DMA方式方式16.RESET复位信号输入引脚复位信号输入引脚RESET复位恳求，输入、高电平有效复位恳求，输入、高电平有效该信号有效，将使该信号有效，将使CPU回到其初始形状；当它

60、再回到其初始形状；当它再度前往无效时，度前往无效时，CPU将重新开场任务将重新开场任务8086/8088复位后复位后CSFFFFH、IP0000H，所，所以程序入口在物理地址以程序入口在物理地址FFFF0HCLKClock 时钟输入时钟输入系统经过该引脚给系统经过该引脚给CPU提供内部定时信号。提供内部定时信号。8088的规范任务时钟为的规范任务时钟为5MHzIBM PC/XT机的机的8088采用了采用了4.77MHz的时钟，的时钟，其周期约为其周期约为210ns 占空比必需为占空比必需为33(高高1/3，低，低2/3)17.CLK时钟输入引脚时钟输入引脚 测试，输入、低电平有效；测试，输入、