计算机组成原理2_2

1、2.2 定点加法、减法运算n补码加法n补码减法n溢出检测n基本的二进制加法、减法器2.2.1 补码加法nx补+y补=x+y补 (mod 2)2.2.2 补码减法nx-y补= x补-y补= x补+-y补n-y补= -y补 (mod 2)n-y补= y补+2-n从补求补的法则是：对补包括符号位“求反且最末位加1”，即可得到补。n例8：0.1001，0.0101，求x 补0.1001，y 补0.0101 x 补 0.1001 y 补 0.0101+ 补 0.1110所以0.1110 n例11：+0.1101，+0.0110，求-x补0.1101， y补0.0110-y补1.1010 x 补 0.11

2、01 -y 补 1.1010 - 补 10.0111 所以0.0111进位自动丢失2.2.3 溢出概念与检验方法n两个正数相加,结果为负（即：大于机器所能表示的最大正数）,称为上溢。n两个负数相加,结果为正（即：小于机器所能表示的最小负数),称为下溢。溢出检测方法n采用双符号位法n采用单符号位法双符号位法n采用“双符号位法”，也称“变形补码”或“模4补码”n采用变形补码后，如果两个数相加后，其结果的符号位出现“01”或“10”两种组合时,表示发生溢出。x补=x 2nx02n+2+x 0 x-2nn例14 1100, 1000,求。 补00 1100,补00 1000 补00 1100补00 1

3、000 01 0100n例15 1100, -1000,求。 补11 0100,补11 1000 补11 0100补11 1000 10 1100n当以模4补码运算,运算结果的二符号位相异时,表示溢出；相同时,表示未溢出。故溢出逻辑表达式为 VSf1Sf2,其中Sf1和Sf2分别为最高符号位和第二符号位。此逻辑表达式可用异或门实现。n模4补码相加的结果,不论溢出与否,最高符号位始终指示正确的符号。单符号位法当最高有效位产生进位而符号位无进位时,产生上溢；当最高有效位无进位而符号位有进位时,产生下溢。故：溢出逻辑表达式为： VCfCo其中: Cf为符号位产生的进位,Co为最高有效位产生的进位。n

4、例12 1011, 1001，求。补0 1011 ， 补0 1001 补0 1011 补0 1001 补1 0100 运算中出现了“上溢”有进位无进位n例13 1101, 1011, 求。补1 0011 补1 0101 补1 0011 补 1 0101 补 0 1000运算中出现了“下溢”无进位有进位2.2.4 基本的二进制加法/减法器n设： Ai表示被加数的第i位 Bi表示加数的第i位 Ci为第i-1位向第i位产生的进位 Ci+1为第i位向第i+1位产生的进位 Si为第i位产生的和n则全加器以Ai、Bi、Ci为输入，以Ci+1、Si为输出构成一个逻辑图。全加器逻辑图全加器逻辑图CiAiBiS

5、iCi+1FACiAiBiSiCi+1输 出输 入0 11 01 00 00 1 10 1 00 0 10 0 01 01 0 00 10 11 1 01 0 11 11 1 1表表2-2 全加器真值表全加器真值表n全加器的表达式为： Si = Ai Bi Ci Ci+1 = AiBi + BiCi + AiCin一位全加器内部逻辑图BCSiCi+1ABCAAiBiCi利用全加器可以实现两数的和或差1、串行加法器：从低位开始，每步只完成一位运算的加法。n串行加法器只需要一个全加器和一个进位触发器n计算两个n位数之和，需要n+1步（1位符号位），或n+2步（2位符号位）运算。n高位运算只有等低位运算完成后才能进行，速度较慢2、并行加法器：可在同一时刻完成n位数的运算。 n若采用变形补码表示一个机器数，则符号位需2位，这时需要n+2个加法器。n运算速度比串行进位加法器高很多，这是用足够多的硬件设备换来的图2-2 行波进位补码加法/减法器FAFAFAFAFAS0S1Sn-3Bn-1An-1Bn-2An-2Cn-1CnSn-2Sn-1Bn-3An-3Cn-2Cn-3B1A1B0A0C1C2C0溢出溢出M方式方式控制控制M=1 减减