电子技术应用实验ppt课件_第1页
电子技术应用实验ppt课件_第2页
电子技术应用实验ppt课件_第3页
电子技术应用实验ppt课件_第4页
电子技术应用实验ppt课件_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、常用数字逻辑门电路的研究常用数字逻辑门电路的研究 一、实验目的一、实验目的 1 熟悉数字电路实验系统的熟悉数字电路实验系统的正确使用方法;正确使用方法;2. 熟悉熟悉CMOS各种常用门电各种常用门电路的逻辑符号及逻辑功能;路的逻辑符号及逻辑功能;3. 测量逻辑门电路的时延参测量逻辑门电路的时延参数;数; 二、实验原理二、实验原理1. CMOS常用门电路常用门电路 CD4001四2输入或非门引脚图 1 1 11 CD4011四2输入与非门引脚图& & CD4069六反相器引脚图 1 1 1 1 1 1 CD4070四异或门引脚图 =1 =11=1= 74LS125三态门引脚图 1

2、 EN EN EN EN 111 74LS03集电极开路门引脚图 &数字逻辑箱三、实验内容1、对CD4070的逻辑功能的测试(1用逻辑箱观测4070的逻辑功能并完成下表 逻辑开关 指示灯 输 入 输 出引脚( ) 引脚( ) 引脚 ( ) 0 0 0 1 1 0 1 1n(2CD4070处于工作状态,并且使4070的1脚接高电平,2脚接频率为2KHZ的TTL信号。n 请用双踪示波器观察4070的2脚和3脚信号。画出这两个波形,标出信号周期,幅度和两信号相位关系。CD4069引脚图2、利用六反相器CD4069测量逻辑门电路的时延参数。将CD4069中的六个非门依次串联连接,在输入端输入2

3、50KHz的TTL信号,用双踪示波器测总的延时,计算每个门的平均传输延迟时间的tpd的值。HEF4069UBP 器件资料中的时延参数输入 输出 测量逻辑门电路的时延参数 若出现故障,检测时因遵循以下步骤:1、检查电源及各使能端。2、检查各集成块输入输出是否正常。(一级一级检查到集成块引脚,注意不要造成引脚短路。)四、本卷须知四、本卷须知五、思考题五、思考题1、为什么异或门可用作非门,如何使用? 为什么异或门是可控反相器?2、为什么CMOS集成门电路多余输入端 不能悬空?下次实验预习题目 实验三 常用数字逻辑门输入输出特性测试1) 空载时,CMOS器件的ViLmax,,ViHmin,,VoLmax,,VoHmin,

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论