第5章 存储器 ppt课件

1、第5章 存 储 器5.1 存储器概述存储器概述 5.2 随机存取存储器随机存取存储器RAM 5.3 只读存储器只读存储器ROM 5.4 CPU与存储器的连接与存储器的连接 习题习题 5.1 存存 储储 器器 概概 述述5.1.1 存储器分类存储器分类 按存取速度和用途可把存储器分为两大类，内部存储器和按存取速度和用途可把存储器分为两大类，内部存储器和外部存储器。外部存储器。 内存具有一定容量，存取速度快。内存是计算机的重要组内存具有一定容量，存取速度快。内存是计算机的重要组成部分，成部分，CPU可对它进行访问。可对它进行访问。 内存主要是半导体存储器。内存主要是半导体存储器。 外存速度较慢，但

2、存储容量不受限制，故称海量存储器。外存速度较慢，但存储容量不受限制，故称海量存储器。 外存主要是磁记录存储器和光记录存储器。外存主要是磁记录存储器和光记录存储器。半导体存储器从制造工艺分为双极型、CMOS型、HMOS型等；从应用角度分为随机读写存储器(Random Access Memory)和只读存储器(Read Only Memory) 。掩膜ROM可编程ROM(PROM)电可擦PROM(EEPROM)可擦除ROM(EPROM)非易失RAM(NVRAM)静态RAM(SRAM)动态RAM(DRAM)组合RAM(IRAM)双极型RAMMOS型RAM只读存储器(ROM)随机读写存储器(RAM)半

3、导体存储器随机读写存储器随机读写存储器(RAM)(RAM)1)1)静态静态RAM (Static RAM RAM (Static RAM ，SRAM)SRAM) 速度非常快，只要不掉电，信息不会丢失。缺点是集成度低。速度非常快，只要不掉电，信息不会丢失。缺点是集成度低。 适于用作高速缓存适于用作高速缓存(Cache)(Cache)。2) 2) 动态动态RAM (Dynamic RAMRAM (Dynamic RAM，DRAM)DRAM) 存储单元以电容为基础，电路简单，集成度高。但需定时存储单元以电容为基础，电路简单，集成度高。但需定时刷新。刷新。 适用于计算机的内存。适用于计算机的内存。3)

4、 3) 非易失非易失RAM (Non Volative RAMRAM (Non Volative RAM，NVRAM)NVRAM) 由由SRAMSRAM和和EEPROMEEPROM共同构成，正常运行时和共同构成，正常运行时和SRAMSRAM一样，而在一样，而在掉电时，它把掉电时，它把SRAMSRAM的信息保存在的信息保存在EEPROMEEPROM中，从而使信息不会丢中，从而使信息不会丢失。失。 多用于存储非常重要的信息和掉电保护。多用于存储非常重要的信息和掉电保护。只读存储器只读存储器ROM 非易失性，断电后数据不会消失，通常存储操作系统或固非易失性，断电后数据不会消失，通常存储操作系统或固化

5、的程序。化的程序。1) 掩膜掩膜ROM 利用掩膜工艺制造的存储器，厂家在制造器件过程中写入，利用掩膜工艺制造的存储器，厂家在制造器件过程中写入，不能更改。不能更改。2) 可编程可编程ROM (Programable ROM，PROM) 由用户利用特殊方法写入。写入后不能更改。由用户利用特殊方法写入。写入后不能更改。3) 可擦除可擦除PROM (Erasable Programable ROM，EPROM) 由用户按规定的方法多次编程，如编程之后想修改，可用紫由用户按规定的方法多次编程，如编程之后想修改，可用紫外线灯制作的擦除器照射使存储器复原，用户可再编程。外线灯制作的擦除器照射使存储器复原，

6、用户可再编程。4) 电可擦电可擦PROM (Electrically Erasable PROM，EEPROM) 能以字节或块为单位擦除和改写，将可作为不易失的能以字节或块为单位擦除和改写，将可作为不易失的RAM使用。使用。 32位微机系列配置4个存储体，分别连接数据总线D7D0,D15D8, D23D16,D31D24,一次传送32位数据；相应64位微机配置8个存储体。 5.1.3 存储器性能指标存储容量 = 单元数数据线位数存取时间 指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。存取时间越小，存取速度越快。5.1.2 5.1.2 存储器组织存储器组织 1616位微机系列配

7、置偶位微机系列配置偶奇两个存储体，分布连接奇两个存储体，分布连接数据总线数据总线D7 D7 D0 D0 和和D15D15D8 D8 ，一次数据总线，一次数据总线可传送可传送1616位数据。位数据。5.2 随机存取存储器随机存取存储器(RAM)5.2.1 静态随机存取存储器静态随机存取存储器 （SRAM） 1. 静态静态RAM的构成的构成 通常由地址译码器，存储矩通常由地址译码器，存储矩阵，控制逻辑和三态数据缓冲阵，控制逻辑和三态数据缓冲器组成。器组成。 不需要进行刷新，外部电路不需要进行刷新，外部电路简单。简单。 基本存储单元所包含的管子基本存储单元所包含的管子数目较多，且功耗也较大。数目较多

8、，且功耗也较大。 适合在小容量存储器中使用。适合在小容量存储器中使用。V5V3VCCV6AI/OI/O选择线V4V1V2六个MOS管组成的静态RAM存储电路 静态RAM内部是由很多基本存储电路组成的，为了选中某一个单元，往往利用矩阵式排列的地址译码电路。 例如芯片6116(2K8位)，有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列译码地址输入，每条列线控制8位，从而形成了128128个存储阵列，即16K 个存储体。6116的控制线有三条，片选CS、输出允许OE和读写控制WE。 CS2 CS1 WE OE D7D0 1 0 0 1 输入 1 0 1 0 输出 其 它 高

9、阻抗 2. 静态RAM的例子 6264芯片的容量为8K8位，地址线引脚A12A0可选择8K个存储单元。每个单元8位。 存储器的地址由CPU输入，8位数据输出时， A12A0与CPU的地址总线A12A0相连接； 16位数据输出时，要用2片6264， A12A0与地址总线A13A1相连接。偶地址存储体，用A0片选，输出数据为低8位；奇地址存储体，用BHE片选， 输出数据为高8位。 5.2.2 5.2.2 动态随机存取存储器动态随机存取存储器DRAM)DRAM)动态动态RAMRAM的构成的构成 读写时，对应存储单元的行列读写时，对应存储单元的行列选择信号都为高电平。选择信号都为高电平。 DRAMDR

10、AM存放信息依靠电容，电容存放信息依靠电容，电容有电荷时，为逻辑有电荷时，为逻辑“1”1”，没有，没有电荷时，为逻辑电荷时，为逻辑“0”0”。为防止。为防止电容漏电导致电荷流失，需每隔电容漏电导致电荷流失，需每隔一定时间一定时间( (约约2ms)2ms)刷新一次。刷新一次。 刷新是逐行进行的，当某一行刷新是逐行进行的，当某一行选择信号为选择信号为“1 1时，选中了该时，选中了该行，电容上信息送到刷新放大器，行，电容上信息送到刷新放大器，刷新放大器又对这些电容立即进刷新放大器又对这些电容立即进行重写。由于刷新时，列选择信行重写。由于刷新时，列选择信号总为号总为“0”0”，因此电容上信息，因此电容

11、上信息不可能被送到数据总线上。不可能被送到数据总线上。单管动态存储器电路刷 新放大器DV列选择信号数据输入输出行选择信号Intel 2164A引脚2. 2. 动态动态RAMRAM例子例子 Intel2164Intel2164是是64K64K1 1的的DRAMDRAM芯片，它的内部有芯片，它的内部有4 4个个128128128128基本存储电路矩阵。基本存储电路矩阵。 64K64K个存储单元需要个存储单元需要1616条条地址线，分两次打入，先由地址线，分两次打入，先由RASRAS选通选通8 8位行地址并锁存，位行地址并锁存，再由再由CASCAS选通选通8 8位列地址来译位列地址来译码。码。 刷新

12、时由行地址同时对刷新时由行地址同时对4 4个存储矩阵的同一行个存储矩阵的同一行(4(4128128个单元个单元) )进行刷新。进行刷新。3. 3. 内存条内存条 计算机的内存由计算机的内存由DRAMDRAM组成，组成，DRAMDRAM芯片放在内存条上，用户只需把内存芯片放在内存条上，用户只需把内存条插到系统板上提供的存储条插座上即可使用。条插到系统板上提供的存储条插座上即可使用。 PCPC机常用的内存条主要由机常用的内存条主要由SDRAMSDRAM、DDR SDRAMDDR SDRAM和和DDRII SDRAMDDRII SDRAM三种。三种。同步动态随机存取存储器同步动态随机存取存储器SDR

13、AMSDRAM 与系统时钟同步，在时钟上升沿采样与系统时钟同步，在时钟上升沿采样 ；内部存储单元分成两个或以；内部存储单元分成两个或以上的体，一个读上的体，一个读/ /写，其余预充电；支持突发模式，减少地址建立时间。写，其余预充电；支持突发模式，减少地址建立时间。双倍数据率同步动态随机存取存储器双倍数据率同步动态随机存取存储器DDR SDRAMDDR SDRAM 在时钟上升沿和下降沿各传输一次数据；使用在时钟上升沿和下降沿各传输一次数据；使用DDLDDL技术精确定位数据。技术精确定位数据。第二代双倍数据率同步动态随机存取存储器第二代双倍数据率同步动态随机存取存储器DDRII SDRAMDDRI

14、I SDRAM 每个时钟能以每个时钟能以4 4倍外部总线的速度读倍外部总线的速度读/ /写数据；采用写数据；采用FBGAFBGA封装、片外驱封装、片外驱动调校、片内终结和前置技术，性能更好；动调校、片内终结和前置技术，性能更好；5.2.3 5.2.3 高速缓冲存储器高速缓冲存储器 1.高速缓冲存储器的使用 随着CPU速度的不断提高，DRAM的速度难以满足CPU的要求，CPU访问存储器时一般要插入等待周期，对高速CPU来说这是一种极大的浪费。 为了使CPU全速运行，可采用CACHE技术，将经常访问的代码和数据保存到SRAM组成的高速缓冲器中，把不常访问的数据保存到DRAM组成的大容量存储器中，这

15、样使存储器系统的价格降低，又提供了接近零等待的性能。 Cache一般由两部分组成，一部分存放由主存储器来的数据，另一部分存放该数据在主存储器中的地址。(此部分称地址标记存储器，记为Tag)。 由关联性，高速缓冲存储器结构可分为：全相联Cache 、直接映象Cache和成组相联Cache。5.3 只读存储器只读存储器(ROM)5.3.1 掩膜掩膜ROM和可编程和可编程ROM 掩膜掩膜ROM中信息由厂家对芯中信息由厂家对芯片图形掩膜进行两次光刻而定，片图形掩膜进行两次光刻而定，用户不能修改。用户不能修改。 PROM的内容由用户编写，不的内容由用户编写，不能修改，能修改，PROM出厂时全为出厂时全为

16、“1”，通过烧断熔丝将某些单元变为通过烧断熔丝将某些单元变为“0”。单元3单元2单元1单元0VCC地址译码器A1A0D3D2D1D0掩膜ROM电路原理图5.3.2 可擦可编程只读存储器可擦可编程只读存储器(EPROM) 利用编程器写入后，信息可长久保持。当其内容需要变更利用编程器写入后，信息可长久保持。当其内容需要变更时，可由紫外线灯照射将其擦除，复原为全时，可由紫外线灯照射将其擦除，复原为全“1”，再根据需要，再根据需要利用编程器编程。利用编程器编程。 1. EPROM的工作原理的工作原理 EPROM存储电路是利用浮栅雪崩注入技术实现。平时浮栅存储电路是利用浮栅雪崩注入技术实现。平时浮栅上无

17、电荷，在控制栅加正压，管子导通，上无电荷，在控制栅加正压，管子导通，ROM存储信息为存储信息为“1”；写入时在漏极和衬底、漏极和源极加高压，内部；写入时在漏极和衬底、漏极和源极加高压，内部PN结结击穿，浮栅捕获电荷，击穿，浮栅捕获电荷，ROM存储信息存储信息“0”；紫外光源照射时；紫外光源照射时浮栅上电荷形成光电流泄漏，实现擦除。浮栅上电荷形成光电流泄漏，实现擦除。SSiO2浮栅PPN衬底(a)行线位线输出位线DS浮栅管(b)VCC方式A9A0VPPVCC数据端功能读低低高VCC5 V数据输出输出禁止低高高VCC5 V高阻备用高VCC5 V高阻编程低高低12.5 VVCC数据输入校验低低高12

18、.5 VVCC数据输出编程禁止高12.5 VVCC高阻标识符 低 低 高 高低高VCCVCC5 V5 V制造商编码器件编码引脚CEOEPGM2. EPROM2. EPROM例子例子 Intel 2764(8KIntel 2764(8K8)8)有有1313条地址线，条地址线，8 8条数据线，条数据线，2 2个电压输入端个电压输入端VCCVCC和和VPPVPP，一个片选端，一个片选端CECE，此外还有输出允许，此外还有输出允许OEOE和编程控制端和编程控制端PGMPGM。2764A2764A的工作方式选择的工作方式选择1) 标志符方式 要读出2764的编码必须顺序读出两个字节，把A9接+12.5V

19、的高电平，先让A1A8全为低电平，而使A0从低变高。当A0=0时，读出的内容为制造商编码(陶瓷封装为89H，塑封为88H)，当A0=1时，读出器件的编码(2764A为08H，27C64为07H)。2) 备用方式 只要CE为高电平，2764A就工作在备用方式，输出端为高阻状态，这时芯片功耗将下降，从电源所取电流由100 mA下降到40 mA。3) 编程方式 VPP接+12.5V，VCC仍接+5V，从数据线输入这个单元要存储的数据，每写一个地址单元，都必须在PGM端送一个宽度为45ms的负脉冲。4) 编程校验方式 编程过程中，在一个字节的编程完成后，读出同一单元的数据，这样与写入数据相比较，校验编

20、程的结果是否正确。2764编程波形编程波形地址数据VPPCEPGMOE45ms地址稳定编程校验NMC98C64NMC98C64引脚图引脚图5.3.3 5.3.3 电可擦可编程电可擦可编程ROM(EEPROM)ROM(EEPROM) EPROM EPROM的缺点是整个芯片只写错一位，也必须从电路的缺点是整个芯片只写错一位，也必须从电路板上取下擦掉重写。而板上取下擦掉重写。而EEPROMEEPROM可以按字节擦除，也可以全片擦可以按字节擦除，也可以全片擦除。另外可以在线读写。除。另外可以在线读写。1.1.并行接口并行接口EEPROMEEPROM 读写方法简单，容量较大，速度快，功耗大。读写方法简单

21、，容量较大，速度快，功耗大。98C6498C64的写入过程：的写入过程：字节写入字节写入OE=1OE=1，WEWE加负脉冲，数据写入指定地址单元。加负脉冲，数据写入指定地址单元。 页写入页写入3232个页数据在内存中连续排列，一次写一页。个页数据在内存中连续排列，一次写一页。 擦除擦除 写入写入FFHFFH，擦除指定地址单元；，擦除指定地址单元； 在在OEOE加高压，全片擦除。加高压，全片擦除。24C6424C64引脚图引脚图2.串行接口EEPROM 功耗低，信号线少，读写方法复杂，速度慢。 24C64是8K8位的EEPROM。 引脚A2A0为片选或页面选择地址，当多个24C64芯片连接到一条

22、总线时，通过A2A0选择芯片。 SDA为串行数据输入/输出。 SCL为串行时钟输入，在上升沿写入，下降沿读出。 WP为写保护。5.3.4 5.3.4 闪存闪存 闪存与EEPROM都是电可擦除可编程的存储器，闪存采用单管单元，可以做到很高的集成度。 闪存允许多线程重写，速度很快。NOR闪存 写入和擦除速度很快，有完整的地址和数据接口，可以随机读取。 适合用于个人电脑主板上BIOS资料的存储或作为手持装置系统资料的存放。NAND闪存 更快的写入和擦除速度。只运行连续读取擦除。 适合于做存储卡5.4 CPU与存储器的连接与存储器的连接 CPU对存储器进行读写操作，首先由地址总线给出地址信号，然后发出

23、读写控制信号，最后才能在数据总线上进行数据的读写。连接时应注意:1. CPU总线的带负载能力 存储器主要是电容负载，在简单系统中，CPU可直接与存储器相连，在较大系统中，需加驱动器再与存储器相连。2. CPU时序与存储器存取速度之间的配合 CPU的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求。若存储器芯片已定，应考虑如何插入TW。3. 存储器地址分配和片选 内存分为ROM区和RAM区，RAM区又分为系统区和用户区，每个芯片的片内地址由CPU的低位地址来选择，芯片的片选信号由CPU的高位地址译码取得。4. 控制信号的连接5.4.1 存储器的地址选择存储器的地址选择 存储

24、器系统通常由许多存储器芯片组成，对存储器的寻址必存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两部分：低位地址线连到所有存储器芯片，实现片内寻址；须有两部分：低位地址线连到所有存储器芯片，实现片内寻址；高位地址线通过译码器或线性组合后输出作为芯片的片选信号，高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片间寻址。实现片间寻址。 存储器地址选择有三种方法：存储器地址选择有三种方法：1.线性选择方式线性选择方式 将某根高位地址线直接作为芯片的片选。将某根高位地址线直接作为芯片的片选。 电路简单，但地址分配重叠，且地址空间不连续。电路简单，但地址分配重叠，且地址空间不连续。

25、适于用在容量小且不要求扩充的系统中。适于用在容量小且不要求扩充的系统中。 1 1芯片的地址范围：芯片的地址范围：200020003FFFH , 6000 3FFFH , 6000 7FFFH 7FFFH 2 2芯片的地址范围：芯片的地址范围：800080009FFFH , C000 9FFFH , C000 DFFFH DFFFH 2.2.全译码选择方式全译码选择方式 对全部高位地址进行译码，输出作为片选。对全部高位地址进行译码，输出作为片选。 译码电路复杂，但所得地址是唯一且连续的，并且便于内存扩充。译码电路复杂，但所得地址是唯一且连续的，并且便于内存扩充。第一片：地址范围为0000003F

26、FFH 第二片：地址范围为0400007FFFH 第三片：地址范围为080000BFFFH 第四片：地址范围为0C0000FFFFH 3.3.部分译码选择方式部分译码选择方式 将高位地址线中的几位经过译码后作为片选控制。将高位地址线中的几位经过译码后作为片选控制。例如：例如： 要设计一个要设计一个8K8K8 8的存储器系统，采用的存储器系统，采用2K2K8 8的的RAMRAM芯片芯片4 4片，选片，选用用A13A13A11A11作为作为74LS13874LS138的译码输入，译码输出端的译码输入，译码输出端Y0Y0Y3Y3作为片选信号，作为片选信号，则其地址分配为：则其地址分配为：第一片：第一

27、片：0000000000007FFH 007FFH 第二片：第二片：008000080000FFFH 00FFFH 第三片：第三片：0100001000017FFH 017FFH 第四片：第四片：018000180001FFFH 01FFFH 由于由于A19 A19 A14A14可以任意选择，所以地址有重叠区。可以任意选择，所以地址有重叠区。 若采用若采用Y4Y4Y7Y7作为片选信号，作为片选信号，4 4片片RAMRAM芯片的地址分配又不同，分别为：芯片的地址分配又不同，分别为：第一片：第一片：0200002000027FFH 027FFH 第二片：第二片：028000280002FFFH 0

28、2FFFH 第三片：第三片：0300003000037FFH 037FFH 第四片：第四片：038000380003FFFH 03FFFH 5.4.25.4.2存储器的数据线和控制线的连接存储器的数据线和控制线的连接 8086CPU8086CPU数据线有数据线有1616位，可以读写一个字节，也可以读写一个位，可以读写一个字节，也可以读写一个字。字。 与与8086CPU8086CPU相连的存储器分为奇偶两个存储体，用相连的存储器分为奇偶两个存储体，用A0A0和和BHEBHE分别选择。分别选择。 若若A0=0A0=0选中偶地址存储体，它的数据线连到总线低选中偶地址存储体，它的数据线连到总线低8 8位位D7D7D0D0； 若若BHE=0BHE=0选中奇地址存储体，它的数据线连到总线高选中奇地址存储体，它的数据线连到总线高8 8位位D15D15D8D8； 若读写一个字，若读写一个字，A0A0和和BHEBHE都位都位0 0，两个存储体全选中。，两个存储体全选中。 控制线主要有地址锁存控制线主要有地址锁存ALEALE，读，读RDRD，写，写WRWR，存储器或，存储器或I/OI/O选择选择M