数字电子技术第五章

1、1内容介绍内容介绍 本章介绍具有记忆功能的基本逻辑单元本章介绍具有记忆功能的基本逻辑单元触发器，重触发器，重点介绍各触发器的结构、工作原理、动作特点，以及触发点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。器从功能上的分类及相互间的转换。 首先从组成各类触发器的基本部分首先从组成各类触发器的基本部分SR锁存器入手，锁存器入手，介绍触发器的结构、逻辑功能、动作特点，在基础上介绍介绍触发器的结构、逻辑功能、动作特点，在基础上介绍JK触发器、触发器、D触发器、触发器、T触发器等，给出触发器的描述方程。触发器等，给出触发器的描述方程。 本章重点是各触发器的功能表、逻辑

2、符号、触发电平、本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。状态方程的描述等。23一、概述4二、 SR锁存器电路结构与工作原理 SR锁存器（又叫基本锁存器（又叫基本RS触发器）触发器）是各种触发器构成是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号。直接作用在触发器，无需触发信号。1.由或非门构成由或非门构成：6工作原理工作原理a . RD0，SD1Q 0SD1RD0Q 0Q1b . RD1，SD0Q0RD1SD0Q = 0Q 1锁存器的锁存器的1态态锁存器的锁存器的0态态置位端

3、或置置位端或置1输入端输入端复位端或置复位端或置0输入端输入端7c . RD0，SD0Q*0SD0Q =0Q * 1若若Q0Q-原态，原态，Q*-新态新态Q*1RD0Q* =0Q * 0若若Q1Q*Q 保持原态保持原态8d . RD1，SD1QQ = 0，为禁态，也称为，为禁态，也称为不定态，即不定态，即RD和和SD同时去掉同时去掉高电平加低电平，输出状态高电平加低电平，输出状态不定，故输入端应该遵循不定，故输入端应该遵循 RDSD01100其特性表如表其特性表如表5.2.1所示所示9用或非门组成的用或非门组成的SR锁存器的特性表锁存器的特性表SDRDQQ*001100110000111101

4、0101010111000*0*因为触发器的新状态因为触发器的新状态Q*（也叫做（也叫做次态次态）不仅与输入状态有关，）不仅与输入状态有关，而且与触发器原来的状态而且与触发器原来的状态Q（也叫做（也叫做初态初态）有关，）有关，所以把所以把Q也作为一个变量列入了真值表，并将也作为一个变量列入了真值表，并将Q称为称为状态变量状态变量,这种含有状态变量的真值表叫做触发器的特性表（功能表）。这种含有状态变量的真值表叫做触发器的特性表（功能表）。102.由与非门构成由与非门构成： 功能表如表功能表如表5.2.2所示所示11t1 t2 t3 t4 t5 t6 t7 t8QOOOOttttDSDRQQQDS

5、DR12三、 动作特点QQDSDR1314 在数字系统中，常常要求某些触发器在在数字系统中，常常要求某些触发器在同一时刻动作同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做这就要求有一个同步信号来控制，这个控制信号叫做时钟时钟信号信号（Clock），简称时钟，用），简称时钟，用CLK表示。这种受时钟控表示。这种受时钟控制的触发器统称为制的触发器统称为时钟触发器时钟触发器。一、电路结构与工作原理一、电路结构与工作原理 图图5.3.1所示为电平触发所示为电平触发SR触发器（同步触发器（同步SR触发器）的触发器）的基本电路结构及图形符号。基本电路结构及图形符号。基本基本SR锁存器锁存器输

6、入控制门输入控制门只有在只有在CLK1时，时，SR才能起作用才能起作用二、工作原理二、工作原理1. CLK0此时门此时门G3和和G4被封锁，被封锁，输出为高电平。输出为高电平。0对于由对于由G1和和G2构成的构成的SR锁存器，触发器保持锁存器，触发器保持原态，即原态，即Q * = Q112. CLK1此时门此时门G3和和G4开启，触开启，触发器输出由发器输出由S 和和R决定。决定。a. S=0 , R=010011Q * = Q16b. S=0 , R=10111010Q * = 0c. S=1 , R=01101010Q * = 1d. S=1 , R=11110011Q * = Q * =

7、 1(禁态）禁态）17其功能如表其功能如表5.3.1所示所示*Q表表5.3.1CLKSRQ无小圆圈表示高电平有效无小圆圈表示高电平有效18在某些应用场合，有时需要在有效电平到达之前在某些应用场合，有时需要在有效电平到达之前预先将触发器置成指定的状态。预先将触发器置成指定的状态。为此，在实用的电路上往往还设置有为此，在实用的电路上往往还设置有异步置异步置1输入输入端和端和异步置异步置0输入端。输入端。1G3G4GSCLKR2GQQDSDRCLKSDSQQ1R1SRSDRRC1当当CLK0情况下，情况下，S D 0， R D 1，Q1； S D 1， R D 1，Q0。不用设置初态时，。不用设置初

8、态时， S D R D 1小圆圈表示低电平有效小圆圈表示低电平有效19二、电平触发方式的动作特点如果如果CLK=1期间内输入信号多次发生变化，则触发器的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的状态也会发生多次翻转，这降低了电路的抗干扰能力。抗干扰能力。1、在在CLK1期间，期间，S和和R的信号都能通过引导门的信号都能通过引导门G3和和G4门，从而引起门，从而引起SR锁存器的变化，从而使得触发器置锁存器的变化，从而使得触发器置成相应的状态；成相应的状态；2 、在在CLK1的全部时间里的全部时间里S和和R的变化都将引起触发的变化都将引起触发器输出端状态的变化。器输

9、出端状态的变化。这种在这种在CLK由由“0”到到“1”整个正脉冲期间触发器动整个正脉冲期间触发器动作的控制方式称为作的控制方式称为电平触发方式。电平触发方式。20QtOCLKtO例例5.2.1 已知电平触已知电平触发发SR触发器的输入波触发器的输入波形如图所示，画出形如图所示，画出 Q和和Q端的电压波形。端的电压波形。假定触发器的假定触发器的初始状初始状态为态为Q=0。QtOSOtROt变化多次翻转、可能随和期间，在RSQQCLK121D1G3G4GCLK2GQQDCLKQ*Q0100110101010011001111D型锁存器的特性表型锁存器的特性表 为了适应单端输入信号的需要，有时将为了

10、适应单端输入信号的需要，有时将S通过反相通过反相器接到器接到R上，这就构成了上，这就构成了电平触发的电平触发的D触发器触发器。此电路称为此电路称为D锁存器，其特点是在锁存器，其特点是在CLK的有效电平期间输的有效电平期间输出状态始终跟随输入状态变化，即出状态始终跟随输入状态变化，即输出与输入状态相同。输出与输入状态相同。22DCLKQQCC TG1TG2CC CC 利用利用CMOS传输门组成的电平触发传输门组成的电平触发D触发器触发器在在CMOS电路中，经常利用电路中，经常利用CMOS传输门组成电平触发传输门组成电平触发D触发器。触发器。因为在因为在CLK的有效电平期间输出状态始终跟随输入状态

11、的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态相同，所以又将这个电路称为变化，输出与输入的状态相同，所以又将这个电路称为“透明的透明的D型锁存器型锁存器”。23DCLKQQtOtOtOtO例例5.2.2 若用若用CMOS传输门组成的电平触传输门组成的电平触发发D触发器的触发器的CLK和输和输入端入端D的电压波形如右的电压波形如右图中所给出，画出图中所给出，画出Q和和Q端的电压波形。假端的电压波形。假定触发器的定触发器的初始状态初始状态为为Q=02425一、一、电路结构与工作原理电路结构与工作原理为了提高触发器工作的可靠性，希望在每个为了提高触发器工作的可靠性，希望在每个CLK周期

12、里输出周期里输出端的状态只能改变一次，为此设计出了端的状态只能改变一次，为此设计出了脉冲触发的触发器脉冲触发的触发器。1. 主从主从SR触发器触发器26工作原理工作原理:在在CLK1时，主触发器按时，主触发器按S、R变化变化，而从触发器保持状而从触发器保持状态不变；态不变；在在CLK由由1 0（下降沿下降沿），主触发器保持，），主触发器保持，从触发器随从触发器随主触发器的状态翻转主触发器的状态翻转，故在，故在CLK的一个周期内，触发器的的一个周期内，触发器的输出状态只可能改变一次输出状态只可能改变一次27CLKQQSR 0 00 01 01 00 10 11 11 101010101Q0111

13、00 1 1QQCLK1S1RC1SR28QQCLK1S1RC1SR 29例例5.4.1 图图5.4.3为主从型为主从型SR触发器输入信号波形，试画触发器输入信号波形，试画出输出端出输出端Q 和和Q 的波形，设的波形，设初态为初态为“0”。解：其输出波形如图解：其输出波形如图5.4.4所示所示30QQCLK1J1KC1JKCLK CLK9G1G3G4G2GQQ5G7G8GJK6G2. 主从主从JK触发器触发器31QQCLK1J1KC1JKCLKJ KQQ* 0 00 01 01 00 10 11 11 101010101Q0111001032CLK CLK9G1G3G4G2GQQ5G7G8G1

14、J1K6G2J2KQQCLK1J1KC11J1K2J2KQQCLK1J1KC1&1J2J1K2K33CLKJKQQOOOOOttttt34二、脉冲触发方式的动作特点353637一、电路结构和工作原理为了提高触发器的可靠性，增强抗干扰能力，希望为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于触发器的次态仅仅取决于CLK信号的下降沿（或上信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发为实现这

15、一设想，人们相继研制成了各种边沿触发的触发器电路。的触发器电路。目前已用于数字集成电路产品中的边沿触发器电路目前已用于数字集成电路产品中的边沿触发器电路有有用两个电平触发用两个电平触发D触发器构成的边沿触发器触发器构成的边沿触发器、维维持阻塞触发器持阻塞触发器、利用门电路传输延迟时间的边沿触利用门电路传输延迟时间的边沿触发器发器等几种较为常见的电路结构形式。等几种较为常见的电路结构形式。38TG1TG2CDG1G2C1Q1QCLKTG3TG4CG3G4CQQCCCCCC1QQ1CLK1DC1D1FF2Q2CLK1DC12FFCLKQ3940RDSDTG1TG2CDG1G2CCLKTG3TG4C

16、G3G4CQQCCCCCC41CLKQG5SRG3G4G6G1G2QSR维持阻塞结构边沿触发维持阻塞结构边沿触发SR触发器触发器42CLKQG5DSRG3G4G6G1G2QQQCLKD43CLKQG5SRG3G4G6G1G21DDSDRQ2D电路结构电路结构CLKQSR1DDSDRQ2D1DC1CLKQSR1DDSDRQ2D1DC1&逻辑图形符号逻辑图形符号44CLKQMNG2G3JQKG5G6G1G4G7G8输入控制门输入控制门G7、G8的传输延迟时间大于的传输延迟时间大于SR锁存器锁存器的翻转时间。的翻转时间。45 0 00 01 01 00 10 11 11 101010101Q

17、01110010CLK*QJQK46CLKDQQOOOOtttt47二、二、 边沿触发方式的动作特点边沿触发方式的动作特点触发器的次态仅取决于时钟信号的上升沿（也称触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态，入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。出的状态没有影响。这一特点有效地提高了触发器的抗干扰能力，因这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。而也提高了工作可靠性。4849一、触发器按逻辑功能的分类

18、000011110011001101010101010011不定不定不定不定SRQ*QSR触发器的特性表触发器的特性表011 S0 S S0 S0 R R1 R0 R*0QSR QSR（约束条件）（约束条件）50QQRS输入、输出波形图输入、输出波形图5100001111001100110101010101001110JKQ*QJK触发器的特性表触发器的特性表011 J0 J J J K K1 K0 KJK触发器的状态转换图触发器的状态转换图*QJQK Q52CPQQJK输入、输出波形图输入、输出波形图533. T触发器触发器001101010110TQ*Q010T1T1T0TT触发器的状态转换图触发器的状态转换图*QQ当当T = 1时时*QTQT Q特性方程特性方程QQCP1TC1T54CPQQ输入、输出波形图输入、输出波形图QQCP1TC1T55001101010011DQ*QD触发器的特性表触发器的特性表011D0D0D1DD触发器的状态转换图触发器的状态转换图*QD特性方特性方程程56CPDQQD触发器的输入、输出波形图触发器的输入、输出波形图57将将JK、SR、T三种